Académique Documents
Professionnel Documents
Culture Documents
TRABALHO
PROJETO DE UM CONVERSOR
MEIA-PONTE (HALF-BRIDGE) COMO
FONTE REGULADA (ATX12V)
Novembro/2015
SUMRIO
1. INTRODUO
O presente trabalho apresenta um projeto de um regulador de tenso ATX12V utilizando
o conversor Meia-Ponte (Half Bridge), operando em modo de conduo contnua que atenda
os requisitos dinmicos especificados em catlogo.
vo dv v
iCo iLo Co o iLo o
R dt R (2)
2 Etapa de operao: so definidas as equaes (10), (11), (12) e (13) para o conversor
operando na segunda etapa.
1
vo LO CO
GV ( ) VSEC1
d 1 1
j. j.
2
ROCO LOCO
- Instituto de Eletrnica de Potncia -4-
Para validao do modelo foi utilizado o conversor Half-Bridge com somente uma sada,
colocando o duty cycle fixo em 0.3, no que resulta em uma tenso de sada de 7.2 V.
Adicionando a primeira perturbao de 100 Hz e 0.01 de pico, foi obtido a resposta
apresentada na Figura 2.
Valida_planta Vo
5
0.04 0.06 0.08 0.1
Time (s)
Valida_planta Vo
5
0.036 0.04 0.044 0.048
Time (s)
4. ESPECIFICAES DE PROJETO
Vin (115 VAC) EMIN 115 90V EMIN 115. pico 2. 2.E MIN 115 254.558V
Vin (230 VAC) EMIN 230 180V EMIN 230. pico 2.E MIN 230 254.558V
VC min
Calculando a tenso mnima dos capacitores ( ) e considerando uma ondulao de
tenso de 5%:
VC min EMIN . pico 0.05 EMIN . pico 241.831V VC1 pk 2 EMIN 115 2.90 127.279V
Logo:
P 300W
Com o rendimento especificado de 0.7 para potencia de sada de O e
frequncia mnima igual a 47Hz, calcula-se a potencia de entrada e a energia que cada
capacitor deve fornecer a cada meio ciclo. Utilizou-se a menor frequncia, pois o caso onde
se tem a maior ondulao de tenso no capacitor. Com estes parmetros possvel obter o
valor dos capacitores do circuito dobrador de tenso conforme desenvolvimento matemtico
abaixo:
PO PIN
PIN 428.571W WIN 9.119 J
f MIN
CDOB
Sendo C1 = C2 = :
WIN
CDOB 4.367 103 F
VC1 pk VC1min
2 2
Portanto, este o valor dos capacitores que iro alimentar o conversor meia-ponte. O
circuito com o estgio de entrada e o conversor para uma nica sada representado na figura
3.
- Instituto de Eletrnica de Potncia -7-
A fonte reguladora foi projetada para todas as tenses de sada especificadas na tabela
2 do item 3.2.1 do catlogo.
Dentre as potencias de sada, foi especificada a de 300W, tendo as corrente mximas e
mnimas para as tenses de sada mostradas na tabela 4 do item 3.2.3.1.
A partir das especificaes de tenses e correntes mximas e mnimas, calculam-se a
relao de espiras do transformador, os valores das indutncias, valores dos capacitores de
sada e as resistncias de carga.
NS
n
NP
N 1
Especificando o numero de espiras do primrio igual a 1 ( P ), e sabendo os
valores da tenso de pico na entrada e a tenso de sada possvel encontrar os valores
N
de n e S .
VO
n2
EMIN . pico .D N S n.N P
- Instituto de Eletrnica de Potncia -8-
Com o uso das equaes acima, encontram os valores para as tenses de sada,
conforme tabela 4.
f 50kHz
Sendo a frequncia de comutao igual a S e especificando uma ondulao
I Lo 5%
de corrente nos indutores igual a , calcula-se os valores das indutncias de
filtragem. Com os valores das indutncias e uma ondulao de tenso de sada igual a
VO 5%
, obtem-se os valores dos capacitores de sada.
EMIN . pico
LO n
8. f S .I Lo
Esta equao j considera uma razo cclica de 0.5, que o valor da pior situao para
a ondulao de corrente no indutor.
EMIN . pico
CO n
32. f S .LO .VO
Vocompensado I(Lo1)
20
15
10
Como no foi especificado qual seria a potencia nominal de cada sada, foi feito um
clculo da potencia mxima e mnima de sada e em seguida calculado a potencia mdia. Com
esta potencia mdia calcula-se uma carga mdia para o projeto do compensador da fonte. O
objetivo de se utilizar a mdia a obter uma resposta satisfatria para casos em que se tenha
carga mxima ou carga mnima. Para o clculo das resistncias de sada, segue-se o
desenvolvimento matemtico abaixo.
Tenses de sada LO CO RO
+12VDC 120 H 100 F 2.56
+5VDC 1mH 5 F 0.763
+3.3VDC 0.66mH 5 F 0.34
+12V2DC 2.4mH 5 F 4.394
-12VDC 2.4mH 5 F 76
-5VSB 1mH 5 F 3.8
De acordo com a tabela 13 do item 3.2.7 do catlogo, deve ser dado um step de carga,
que resulte em um consumo de corrente acima da corrente nominal. Para o clculo das
resistncias de teste, segue exemplo para sada de 12V:
VO
REQ
ITESTE
4
C DES 2
3.821nF
N
2 . f S 2 .LO . P
N S
NS IO
CDES . 2.746 F
N P 2. f S .VCDESC
Como o segundo critrio encontrou um valor maior de capacitncia que atende os dois
critrios, este foi utilizado no projeto.
1
LOCO
GV ( ) VSEC1
1 1
j. j.
2
RO CO LOCO
Mdulo da funo de transferncia de lao aberto com o respectivo grfico (Figura 6):
Fase da funo de transferncia de lao aberto com seu respectivo grfico (Figura 7):
180
FTLANC _fase ( ) arg FTLANC
Margem de fase M F 85
Frequencia de
1
comutao em S 2. . f S 3.142 105
radianos/segundo s
S rad
Frequencia de C 2.094k
cruzamento 150 s
Frequencia do zero:
C 1
Z 1.311105
s
tan M F arg FTLANC C
2
Ganho esttico:
C
KC 0.032
FTLANC C C 2 Z 2
1
7.629 106 s
Z
Compensador PI:
K C j. Z
C
j.
Com estes parmetros feita a anlise da funo de transferncia lao aberto com
compensador:
180
FTLAC_fase ( ) arg FTLAC
rad
C _FTLAC 2079.7
s
M f _ compensada 180 FTLAC _fase C _ FTLAC 85.039
7. RESULTADOS
Resultados obtidos da tenso na carga com 90V (RMS) de tenso de entrada e
frequncia de 47 Hz apresentada na Figura 10.
Vocompensado
20
15
10
Com os testes atrves de steps de carga foram obtidos os resultados com step positivo
(Figura 11) e step negatico (Figura 12).
Vocompensado
13
12.5
12
11.5
11
Fig
ura 14 Step de carga positivo (90Vrms, 47 Hz)
Vocompensado
14
13
12
11
10
15
10
-5
-10
-15
Figura 16 Tenses na carga para todas as faixas de tenses de sada (90Vrms, 47 Hz)
Vocompensado
13
12
11
Vocompensado
14
12
10
15
10
-5
-10
-15
Figura 19 - Tenses na carga para todas as faixas de tenses de sada (260Vrms, 47 Hz)
Para o caso onde se aplica o Hold-up time, a tenso na carga tem resultado apresentado
na Figura 17. Onde vemos a resposta da tenso na carga e da tenso da rede.
Vocompensado
20
15
10
5
0
Vrede
100
-100
Iin
250
200
150
100
50
-50
Irede
300
200
100
-100
-200
-300
Iin
0.014
0.012
0.01
0.008
0.006
0.004
0.002
0
Iin
-2
Iin
0.006m
0.004m
0.002m
0m
-0.002m
Aps os testes com a LISN, foi adicionar o filtro. Figura 23 representa a validao do
modelo com filtro.
Vo Valida_planta
8. REFERNCIAS
[1] BARBI, Ivo. Projeto de fontes chaveadas. 2.ed. Florianpolis: Ed. do Autor, 2007.
[2] BARBI, Ivo. Eletronica de Potncia. 7. Ed. Florianpolis: Ed. do Autor, 2012.