Académique Documents
Professionnel Documents
Culture Documents
5.1 - INTRODUO
entendimento do trabalho, alm de prover uma rica referncia para trabalhos futuros
do conversor ao circuito primrio pela relao de transformao, fazendo com que o projeto
seja elaborado com base em um conversor boost equivalente, como mostra a Fig. 5.1.
impedncias, este mtodo pode ser usado para facilitar o projeto dos componentes de potncia
do circuito.
43
O desenvolvimento desta metodologia foi feito com base na consulta s referncias [21]
a [32], fazendo-se uma coletnea dos pontos relevantes de cada uma para compor o mtodo
como um todo.
chaveamento do conversor.
2 P0
I pk = = 3,93 A. (5.1)
Ven _ mn
44
A mxima variao de corrente para este projeto foi arbitrada em 25% da corrente de
I = 0, 25 I pk = 0,982 A. (5.2)
Alm disso, a razo cclica de pior caso deve ser obtida para calcular o valor do indutor
V 2
V0 en _ mn
2
D= = 0, 75. (5.3)
V0
De posse dos dados acima, o valor do indutor de entrada pode ser calculado por:
Ven _ mn 2 D
LCC = 500 H (5.4)
2 f S I
Portanto, a indutncia de entrada fica estabelecida em 500 H. A partir desse valor ser
Para a seleo do ncleo mais apropriado para o indutor de entrada tem-se as seguintes
especificaes:
Com base nas especificaes dadas acima, calcula-se inicialmente a mxima variao
Bmx
Bmx = I = 0, 075 T (5.5)
I pk
valor de Bmx a ser utilizado com auxlio do grfico mostrado na Fig. 5.2. Neste grfico, de
o valor da perda no ncleo. Se este valor for muito menor que o valor estabelecido
anteriormente (100 mW/cm), significa que o ncleo limitado pela saturao, ento o valor
calculado Bmx utilizado. Se o valor encontrado for maior que o estabelecido, utiliza-se o
Fig. 5.2 Grfico de perdas no ncleo magntico em funo da freqncia e da densidade de fluxo
magntico.
4
LCC I pk
2
3
AP = = 0,9 cm
4
(5.6)
B k
mx
onde k uma constante definida em [28], e para o caso em questo vale 0,03.
Para este projeto foram utilizados ncleos de ferrite IP12 do fabricante Thornton, cujos
Portanto, o ncleo que melhor se ajusta ao valor calculado o EE 30/15/14 IP12, com
TAW
Pncleo = = 1,32 W . (5.7)
36
LCC I pk
N mn = 55 espiras. (5.8)
Bmx Ae104
equao a seguir.
Ae 2
lg = 4 107 N mn
2
10 0,1 cm. (5.9)
LCC
A bitola do fio necessrio para enrolar o indutor em questo deve obedecer a dois
critrios: ter rea de cobre suficiente para conduzir a corrente atravs do indutor e ter bitola
fabricantes de fio de cobre pode-se inferir que o fio ideal para a aplicao em questo so trs
- Indutncia: 500 H
- Entreferro: 0,1 cm
49
indutor LCA acoplado ao indutor de entrada deve ter um valor bem prximo ao valor do
indutor LCC, mas menor que este. Isto se deve ao fato de que o fator de acoplamento deve ter
um valor menor que a unidade para que o filtro funcione adequadamente, mas no pode ser
Portanto, o valor de LCA deve ser bem prximo do valor de LCC, mas com um fator de
LCA
k< . (5.10)
LCC
Para efeito deste projeto ser arbitrado que o valor de LCA ser de 495 H, ou seja, 99%
do valor de LCC. Para o fator de acoplamento k ser utilizado o valor de 0,975, que obedece
sendo que para LCA utiliza-se um fio de bitola bem inferior, uma vez que este enrolamento ir
pernas externas do ncleo ao invs de enrolar na parte central do mesmo. Dessa forma, o
valor requerido de indutncia atingido e o acoplamento entre os indutores bem menor que
mtodo anterior, mas as ltimas espiras de LCA so suprimidas. Assim, os valores das
indutncias sero bem diferentes uma da outra. Um indutor adicional inserido em srie com
LCA de forma que a indutncia total seja o valor projetado. Portanto, o valor de indutncia
retificada. Pela anlise feita nesse captulo concluiu-se que para o nvel de potncia do
J o capacitor Cf1 deve ser escolhido com base na equao do filtro, sendo funo dos
parmetros k, LCA, LCC e fS. Para a freqncia de sintonia desejada, no caso a freqncia de
1
Cf1 = . (5.11)
LCC
LCA 4 ( 2 f S )
2
1 k
2
LCA
51
O clculo do transformador foi baseado nas referncias [7] e [21], para um projeto
otimizado do transformador.
A mxima densidade de fluxo permitida escolhida com base no grfico da Fig. 5.2,
transformador. Pelo grfico obtm-se um valor de 0,1 T, o que indica uma variao mxima
1,143
P0104
Ap = (5.12)
K K K J B 2 f
t u p S
topologia push-pull essa constante vale 1,41. Ku o fator de utilizao de janela, e representa
a mxima rea efetiva para alocao de enrolamentos dentro da janela do ncleo, cujo valor
tpico 0,4 para os ncleos mais comuns. A constante Kp o fator de rea do primrio, ou
seja, a porcentagem de utilizao da rea de janela pelo primrio, cujo valor de 0,25 para a
([18]).
conversor, esse ncleo no suficiente devido ao tamanho dos enrolamentos, o que leva
O limite de perdas aceitveis para uma variao mxima de temperatura de 40C dado
por
TAw
Pncleo = = 2,8 W (5.13)
36
NS =
(V0 + VD ) = 31 espiras (5.14)
f S 104 Ae B
para o secundrio e
N P = nN S = 51 espiras (5.15)
2
P0 1
I p _ RMS = = 1, 2 A (5.16)
V
en _ mn D
Levando em conta efeito pelicular e o valor de corrente dado por (5.16) e consultando as
tabelas dos fabricantes de fios, pode-se inferir que devem ser utilizados dois fios AWG 24 em
2
P0 1
I s _ RMS = = 1,9 A (5.17)
V
0 + VD D
o que, pelos mesmos critrios acima, leva a um cabo com trs fios AWG 24 em paralelo.
53
primrio, devidamente isolados. Esse arranjo diferenciado tem por finalidade diminuir a
extremamente desejvel que haja baixa disperso. Como a tenso sobre a chave o dobro da
irreversivelmente as mesmas.
mxima variao da tenso de sada permitida e do tempo em que a tenso de sada deve se
manter constante durante uma falta momentnea da tenso de entrada, chamado tempo de
hold-up. Para este projeto foi admitido um tempo de hold-up de 34 ms, ou seja,
aproximadamente dois ciclos da tenso da rede, e uma variao mxima de 30% da tenso de
2 P0t H n 2
C0 = = 1, 6 mF (5.18)
V02 ( 0, 7.V0 )
2
Para diminuir a resistncia srie equivalente do capacitor de sada deve-se utilizar vrios
sero empregados trs capacitores de 330 F e um de 470 F, tenso nominal de 250 V, todos
em paralelo.
54
Calculando os valores de corrente mdia e corrente de pico para as chaves, a partir das
corrente mdia e de 3,6 A para a corrente de pico. A tenso mxima que a chave tem que
600 V. Este componente foi escolhido para confiabilidade da montagem e tambm por
utilizados snubbers tipo RC srie sem diodo nas chaves e nos diodos de sada do conversor.
Esses snubbers se fizeram necessrios devido ao alto nvel de oscilaes presentes nesses
excesso de tenso. Assim, optou-se por usar snubbers dissipativos RC simples para
O mtodo utilizado para o clculo dos componentes est descrito na referncia [31].
valor igual a trs vezes maior que a capacitncia intrnseca do diodo, que pelo datasheet do
componente vale 70 pF. Portanto, o capacitncia inserida de 220 pF. Com o valor desse
1
f osc = . (5.19)
2 Lcir C
Lcir
R= (5.20)
Ccomp
220 .
mesma forma acima, encontra-se uma capacitncia de 820 pF e resistncia de 220 para
O circuito de controle o responsvel pela gerao dos pulsos de comando das chaves
do conversor, de forma que o objetivo principal de correo do fator de potncia seja atingido.
cuidadosamente, para que o circuito realize a sua funo com o menor custo e complexidade
possvel.
apresentadas nos ltimos anos, a tcnica de controle pela corrente mdia figura como a
estratgia mais apropriada, uma vez que alto fator de potncia, corrente de entrada no modo
obtidos. O preo a ser pago por essas vantagens uma maior complexidade do circuito de
controle em comparao com outros circuitos utilizados em outros mtodos. Todavia, apesar
de complexo, esse tipo de circuito vem sendo amplamente utilizado ao longo dos anos,
constituindo assim uma base de dados e de experincia valiosa durante a fase de projeto do
circuito de controle.
UC3854AN
UC3854AN fornecido pela Texas Instruments. A Fig. 5.4 mostra o diagrama de blocos
meio de um sensor, com uma referncia retirada a partir da tenso de entrada retificada.
Portanto, a corrente de entrada ter a mesma forma de onda da tenso retificada. Este sinal de
referncia, por sua vez, proporcional tenso de sada do conversor, para que a tenso de
sada seja corrigida a cada variao, e inversamente proporcional ao valor RMS da tenso de
sinal de erro amplificado e comparado a uma onda dente-de-serra para que os pulsos para a
chave sejam gerados. Alm disso, outras funes importantes, tais como soft-start,
INTEGRADO
As funes de cada terminal do integrado sero descritas a seguir com base na Fig. 5.4.
1) GND (terminal 1): o terminal de referncia do circuito integrado, ou seja, todas as tenses
2) PKLMT (terminal 2): tem a funo de limitar o pico da corrente de entrada. A corrente de
3) CA Out (terminal 3): a sada do amplificador de corrente, que fornece o sinal de controle
para o bloco responsvel pela gerao dos pulsos para a chave. A diferena entre o sinal de
corrente de referncia produzido pelo multiplicador interno e sinal de corrente nos terminais
do sensor amplificada para que possa ser comparada com um sinal dente-de-serra,
4) ISENSE (terminal 4): juntamente com CAOut, responsvel pela aquisio do sinal de
corrente.
59
amplificador de corrente. o bloco responsvel por criar o sinal de referncia para a corrente
6) IAC (terminal 6): o terminal de entrada para a corrente de referncia, retirada da tenso
de entrada retificada atravs de uma resistncia. tambm uma das entradas do bloco
multiplicador.
7) VA Out (terminal 7): sada do amplificador de tenso responsvel por monitorar a tenso
8) VRMS (terminal 8): neste terminal aplicada uma tenso proporcional ao valor RMS da
tenso de entrada, para fazer a compensao da variao da tenso de entrada. Este valor
9) REF (terminal 9): este terminal uma fonte de 7,5 V precisos para ser usada interna e
10) ENA (terminal 10): entrada lgica com a funo de habilitar/desabilitar o circuito
11) VSENSE (terminal 11): entrada inversora do amplificador de tenso. Juntamente com
12) RSET (terminal 12): este terminal tem dupla funo. Com um resistor para GND
13) SS (terminal 13): recurso de partida lenta. Atravs de um capacitor para GND conectado a
este terminal possvel incrementar a razo cclica do PWM gradativamente, evitando assim
14) CT (terminal 14): usado para ajustar a freqncia de oscilao por meio de um capacitor
15) VCC (terminal 15): entrada de alimentao do circuito integrado. Admite tenses entre 18
e 22 V.
16) GTDrv (terminal 16): sada dos pulsos PWM para comando da chave de potncia do
conversor.
Captulo 2, nota-se que para o correto funcionamento do circuito as chaves de potncia devem
ser acionadas com um defasamento de 180 e com razo cclica sempre superior a 50%. O
circuito integrado selecionado para controlar a corrente foi originalmente projetado para
para acionar o conversor Push-Pull Boost. Dessa forma, circuitos externos devem ser
O circuito UC3854AN ser utilizado nesta aplicao apenas como o gerador do sinal de
controle que ser comparado a duas ondas dente-de-serra defasadas, criando assim os sinais
O circuito de gerao de pulsos tem a funo de produzir pulsos quadrados com razo
cclica de 50% e freqncia de 100 kHz, para que a etapa subseqente consiga defasar as duas
ondas dente-de-serra em 180 uma da outra. A subida do pulso determina o disparo de um dos
determina o disparo do outro mono-estvel. A Fig. 5.5 mostra o circuito de gerao de pulsos.
Como o circuito integrado utilizado para esta funo o LM555, bastante conhecido e
utilizado, as equaes utilizadas para seleo dos valores dos componentes perifricos no
sero mostradas. Para informaes detalhadas de projeto basta consultar [20], seo
linearmente at que o circuito de reset d o comando para incio de um novo ciclo. Para que
isso seja realizado, utiliza-se dois osciladores mono-estveis, um sensvel borda de subida
determinada por uma rede RC devidamente ajustada para a largura desejada. Dessa forma,
quando o pulso gerado pelo LM555 vai para nvel alto, um pulso gerado em um mono-
Quando o pulso do LM555 vai para nvel baixo, o outro mono-estvel sensibilizado
pela borda de descida do pulso e gera o outro pulso de disparo. O CI utilizado o CD4528,
que possui dois mono-estveis que podem ser ajustados para serem sensibilizados tanto pela
borda de descida quanto pela borda de subida. A largura do pulso determinada atravs do
ajuste dos valores do circuito RC com auxlio do grfico da figura 5 do datasheet [36]. A
Para a gerao da onda dente-de-serra foi utilizado o circuito da Fig. 5.7 que consiste
basicamente de uma fonte corrente constante carregando um capacitor, ou seja, a tenso nos
terminais do capacitor uma rampa. A tenso em rampa cresce at que seja dado um pulso de
descarga atravs do transistor em paralelo com o capacitor comandado pelo pulso de reset
produzido pelo circuito explicado anteriormente. Portanto, so utilizados dois circuitos para
que sejam geradas duas ondas defasadas. A fonte de corrente constante opera da seguinte
forma: como Q2 est montado como diodo, a queda de tenso emissor-coletor da ordem de
(Vcc 0, 7)
I= . (5.21)
R8 + R9
64
tenso em R8 (R8.I) dividida pelo valor de R7. Como R7 varivel, pode-se ajustar o valor
onda triangular.
sinal de controle, gerado pelo circuito principal, com as ondas dente-de-serra, o que feito
neste trabalho por dois comparadores rpidos LM311. Os ajustes so simples e facilmente
eles passam por um circuito driver antes. Este circuito tem a finalidade de prover picos de
corrente suficientes para carregar rapidamente a capacitncia intrnseca das chaves. Neste
trabalho foi utilizado o circuito integrado UCC37324 da Texas Instruments. Este circuito
integrado de fcil uso e implementao, oferecendo assim uma tima alternativa em relao
sai do mesmo com um ganho de corrente, ou seja, com capacidade para carregar rapidamente
66
a capacitncia de entrada das chaves. Este integrado consegue fornecer picos de corrente de
5.9.
Para encontrar o valor dos componentes do circuito de controle, ser utilizado o guia de
tenso no sensor de ficar em torno de 1 V para a mxima corrente. Portanto, tem-se que
I
I pk _ mx = I pk + = 4, 42 A. (5.22)
2
67
VRS
RS = = 0, 235 . (5.23)
I pk _ mx
Esse valor deve ficar na faixa entre 4,7 k e 47 k, o que indica 10 k como um bom valor a
VSC R pk 1
R pk 2 = 1,5 k . (5.25)
VREF
3) Ajuste do multiplicador
Inicialmente devem ser selecionados os resistores Rff1, Rff2 e Rff3 que compe o divisor
resistivo da entrada feed-forward do circuito integrado, que responsvel por obter uma
conta a tenso RMS mnima de entrada e as tenses desejadas do divisor resistivo. A Fig. 5.10
R ff 3Ven _ mn 0,9
= 2
R ff 1 + R ff 2 + R ff 3
(5.26)
( R ff 2 + R ff 3 ) Ven _ mn 0,9
R +R +R = 7,5
ff 1 ff 2 ff 3
k e Rff3 = 22 k.
dos plos do circuito, a qual depende de quanta distoro de terceiro harmnico ser atribuda
ao circuito. Como nesta aplicao a tenso de entrada nominal de 127 VAC, no necessrio
valor de 0,27 Hz para a freqncia dos plos do circuito, para que este no tenha grande
1
C ff 1 = 10 F (5.27)
2 f p R ff 2
1
C ff 2 = 22 F (5.28)
2 f p R ff 3
Ven _ mx 2
Rvac = 820 k (5.29)
I iac _ mx
3, 75
Rset = = 15 k (5.30)
Ven _ mn
2
Rvac
Para encontrar o valor do resistor que liga o sensor de corrente ao terminal Mult Out do
2, 25 P01,1Rvac RS
Rmo = 4,1 k (5.31)
(V ) ( V )
2
en _ mn ea
amplificador de erro.
4) Ajuste do oscilador
1, 25
Ct = = 470 pF (5.32)
Rset f S
para o funcionamento do circuito, uma vez que o amplificador de corrente que faz a
chaveamento. Para isso deve-se calcular a variao de tenso no sensor devido corrente do
indutor de entrada. Esta variao de tenso deve ser igual amplitude de variao do sinal
V0 RS
VRS = = 0,59 (5.33)
LCC f S
Vcont
GCA = = 14,1 (5.34)
VRS
em freqncia.
V0 RS Rcz
f ci = = 30 kHz (5.37)
Vcont 2 LCC Rci
1
Ccz = 135 pF (5.38)
2 f ci Rcz
1
Ccp = 22 pF (5.39)
2 f S Rcz
conversor, tanto para o ripple da tenso de sada quanto para variaes de carga. Para o
Portanto, tem-se:
P0 n
V0 pk = = 1,53 V (5.40)
2 2 fl C0V0
Vea 0, 75%
GVA = = 0, 027 (5.41)
V0 pk
71
deve ser escolhido arbitrariamente, mas deve levar em conta o compromisso entre potncia
entradas do amplificador deve ser garantida por um resistor que permita a passagem da
corrente de polarizao necessria. Diante disso, para uma tenso de sada de 125 VCC
nominais, um resistor de 230 k representa uma boa escolha. Portanto, Rvi = 230 k.
1
Cvf = 220 nF (5.42)
2 2 f l Rvi GVA
RviVsense
Rvd = = 5, 6 k (5.43)
V0 Vsense
lao de controle unitrio, indicada por fvi, e dada pela seguinte equao:
P0
f vi = = 11, 08 Hz (5.44)
VeaV0 Rvi C0Cvf ( 2 )
2
1
Rvf = 68 k . (5.45)
2 f vi Cvf
Com todos os componentes selecionados chega-se Fig. 5.11, que mostra o circuito
Os outros circuitos projetados at agora utilizavam uma simples fonte linear baseada no
necessita de uma fonte de 18 VCC para funcionar adequadamente. Para obter essa tenso de 18
VCC, optou-se por construir uma pequena fonte chaveada na prpria placa do circuito,
elevando a tenso de 15 VCC para os 18 VCC necessrios, utilizando uma topologia boost. A
Neste circuito, o diodo zener D6 controla a tenso de sada de acordo com seu valor
nominal. A rede oscilante R20 e C24 coloca Q9 em conduo atravs de Q7, armazenando
energia em L1, portanto. O resistor R23 limita a mxima corrente por Q9, uma vez que
quando a tenso na base de Q8 ultrapassa 0,7 V este entra em conduo, bloqueando Q9.
tenso em seus terminais. Quando a tenso ultrapassa o valor nominal de D6, este entra em
5.4 - CONCLUSO
Neste captulo foi apresentado o projeto do conversor Push-Pull Boost com filtro
simplificar e otimizar o projeto do conversor. Alm disso, foi conduzido o projeto do circuito
de controle, adaptado do application note fornecido como guia de projeto pelo fabricante do
integrado UC3854AN.
integrado. Para este projeto a tenso de entrada foi escolhida 127 VCA, diferentemente de
outros conversores que so dimensionados para atuao com entrada universal (90 260
diminuda aumentando o valor dos capacitores Cff1 e Cff2, diminuindo assim a variao de
tenso em segundo harmnico no terminal VRMS do integrado. Essa modificao faz com
que haja uma sensvel melhora na taxa de distoro harmnica da corrente de entrada.
CAPTULO 6
6.1 - INTRODUO
Com o objetivo de validar as anlises tericas descritas ao longo deste trabalho, foram
feitas vrias simulaes computacionais do circuito proposto para obter dados a respeito do
funcionamento do mesmo. Dessa forma, de posse das principais formas de onda do circuito,
conversor depende de muitas variveis, e com a ferramenta de simulao foi possvel avaliar a
notch.
bancada de acordo com o projeto exposto no Captulo 5. Alm disso, alguns aspectos no
Portanto, neste captulo sero apresentados alguns resultados obtidos por simulao
Para o circuito de potncia foram utilizados modelos de componentes reais, para que os
resultados fossem os mais prximos da situao real, enquanto que para o circuito de controle
foi usado um artifcio para emulao do circuito, uma vez que o software no possui um
Pela figura nota-se que o multiplicador do circuito integrado foi simulado atravs de um
bloco que transforma tenso em corrente, atravs de uma equao dada. Alm disso, o
amplificador de corrente interno do integrado teve que ser modelado, uma vez que o
formas de onda da tenso e corrente drenada da fonte, mostrando que a corrente de entrada
correntes no-filtrada (parte superior) e filtrada (parte inferior), em que pode ser vista a
filtro, as correntes nos indutores LCC, LCA e no transformador, IL, so mostradas na Fig. 6.5,
onde pode ser visto que a corrente de entrada formada subtraindo-se a corrente em LCA da
Fig. 6.3 Corrente de entrada retificada no-filtrada (curva superior) e filtrada (curva inferior).
o ganho do circuito em funo da freqncia do sinal, obtm-se o grfico da Fig. 6.6, em que
pode ser vista uma atenuao bem maior na freqncia de ajuste do filtro, 200 kHz (dobro da
A tenso aplicada aos semicondutores de potncia, bem como a corrente que passa
atravs dos mesmos so formas de onda importantes para o projeto. As figuras Fig. 6.7 e Fig.
6.8 mostram as formas de onda nas chaves e nos diodos de sada, respectivamente.
79
Observando as formas de onda representadas na Fig. 6.7 nota-se que a tenso sobre a
chave tem um valor alto, como era esperado por se tratar de uma topologia push-pull. As
uma vez que os altos picos de tenso podem danificar o semicondutor. Portanto, atravs dessa
simulao percebe-se a necessidade da adio de circuitos para evitar essa situao. Esses
acordo com o projeto descrito no Captulo 5. A Fig. 6.10 exibe uma foto do prottipo em
Fig. 6.10 Foto do prottipo do conversor Push-Pull Boost com filtro passivo sintonizado.
Tabela 6.1.
Fig. 6.11 Tenso e corrente de entrada do conversor (50 V/div.; 1 A/div.; 2 ms/div.).
A Fig. 6.11 mostra tenso e corrente drenada da fonte, evidenciando a correo do fator
acordo com as simulaes realizadas. Pode ser visto tambm que a forma de onda de corrente
apresenta uma certa distoro, que no decorre da atuao do conversor. Como o conversor
toma a tenso de entrada retificada como referncia para a corrente, se a tenso for
3,00%
2,70%
Porcentagem da Fundamental
2,40%
2,10%
1,80%
1,50%
1,20%
0,90%
0,60%
0,30% Voltage %
Current %
0,00%
2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17
Ordem Harmnica
Fig. 6.12 Representao das freqncias harmnicas presentes na tenso e corrente de entrada.
84
potncia de 0,995 para a corrente de entrada, o que so timos resultados para topologias de
estgio nico. Alm disso, comparando-se os resultados mostrados na Fig. 6.12 com a Tabela
1.1 da norma IEC61000, pode ser visto que este resultado est perfeitamente de acordo com a
norma.
Fig. 6.13 Corrente de entrada no-filtrada (IL) e filtrada (ILDC) (1 A/div.; 2 ms/div.).
ripple da corrente. Se for feito um zoom nas correntes que passam pelos indutores
acoplados LCC, LCA e na corrente IL, tem-se a Fig. 6.14, que est de acordo com a simulao
Uma vez que os indutores selecionados em projeto so de alto valor, a atuao do filtro
pode ser questionada por apresentar naturalmente um ripple pequeno, da ordem de 20% da
corrente nominal. Para verificar essa questo, o valor dos indutores acoplados foi diminudo
eficcia do filtro seria testada em condies mais severas. A Fig. 6.15 mostra as correntes IL e
Fig. 6.15 Correntes filtrada (ILCC) e no-filtrada (IL) com indutor de menor valor (1 A/div.; 5 ms/div).
86
Dessa figura pode ser extrada uma importante caracterstica do filtro sintonizado:
apesar da corrente no estar no modo de conduo descontnuo, tudo indica que o filtro
funciona perfeitamente neste modo de conduo. Isso leva a concluso de que conversores
complexo. Dessa forma, o conversor pode ter alto fator de potncia, baixssimo ripple,
Para uma melhor visualizao, a Fig. 6.16 mostra as correntes IL e ILCC ampliadas.
Alm das formas de onda de tenso e corrente de entrada, os dados relativos aos
Assim, a Fig. 6.17 apresenta tenso e corrente na chave semicondutora, enquanto a Fig. 6.18
Fig. 6.17 Tenso (VSW) e corrente (ISW) na chave semicondutora (200 V/div.; 2 A/div.; 2 s/div.).
Fig. 6.18 Tenso (VD1) e corrente (ID1) no diodo de sada (100 V/div.; 2 A/div.; 2 s/div.).
Boost a alta tenso sobre a chave, alm dos altos picos de tenso causados pela indutncia
de disperso do transformador. Pela Fig. 6.17 nota-se o alto pico de tenso na chave, mesmo
foram observadas, tais como sinais de comando para as chaves, sinal de controle gerado pelo
Fig. 6.19 Pulsos de comando das chaves gerados pelo circuito de controle.
Fig. 6.21 Comparao entre os dois sinais dente-de-serra com sinal de controle mostrado na Fig. 6.20.
89
sua resposta dinmica, foram feitos ensaios de aplicao de um degrau de carga de 50% ao
Fig. 6.22 Variao da corrente de entrada frente a um aumento de carga de 50% (a) e frente a uma
diminuio de 50% da carga (b).
Nota-se que durante a retirada de carga o sistema de controle oscila por um certo
perodo, indicando ser necessria uma dedicao maior ao projeto do circuito em relao a
esse quesito.
Fig. 6.23 Variao da tenso de sada (canal 1, 50 V/div.) diante de um aumento de carga de 50% (a) e
com uma retirada de carga de 50% (b).
90
Pode ser visto na figura que a regulao razovel, mas a oscilao da tenso tambm
dinmica do circuito, mesmo que para isso o fator de potncia e a taxa de distoro harmnica
Para finalizar, foi medido tambm o rendimento do conversor Push-Pull Boost com
variao de carga de 30% a 100% da carga nominal. A Fig. 6.24 expe o grfico com o
Fig. 6.24 Grfico do rendimento do conversor para variaes de carga de 30% a 100%.
O baixo rendimento para cargas leves pode ser explicado pela aplicao de snubbers
Sendo assim, a potncia dissipada nos snubbers constante ao longo da variao da carga
aplicveis a este tipo de conversor, para que o conversor tenha tambm uma alta eficincia
6.4 - CONCLUSO
Foram apresentados os resultados obtidos via simulao por computador e via ensaio de
foram verificadas pelos resultados obtidos do prottipo. Alm disso, medies das
obtida e o alto fator de potncia demonstram que conversores de estgio nico podem ser
como um todo.
CAPTULO 7
CONCLUSO GERAL
potncia foi apresentado neste trabalho. Para isto, foi utilizada uma topologia Push-Pull Boost
freqncia na rede. Atravs desse mtodo foi obtido alto fator de potncia, baixa distoro
projeto detalhado para seleo dos componentes. O funcionamento do filtro passivo utilizado
foi detalhado no intuito de ampliar os conhecimentos sobre este tipo de aplicao e difundir o
seu uso, uma vez que este pode ser aplicado a qualquer conversor CC-CC para diminuio do
Ainda dentro desta proposta, resultados prticos e de simulao foram exibidos com
circuito nas reas de aplicao para avaliar os impactos, benefcios e desvantagens deste tipo
caractersticas dinmicas, visto que nesse modo a correo do fator de potncia automtica e
[2] Andreycak, B. UC3854A and UC3854B Advanced Power Factor Correction ICs,
MG.
[4] Balogh, Laszlo UC3854 A/B and UC3855 A/B Provide Power Limiting with
Sinusoidal Input Current for PFC Front Ends, Design Note 66, Texas Instruments,
2001.
[5] Chow, M.H.L.; Siu, K.W.; Tse, C.K.; Yim-Shu Lee A novel method for elimination of
[6] Cristvo, A.B. Um Conversor Boost com Comutao Suave Aplicado a um Sistema
[7] Dixon, L.H. Transformer and Inductor Design for Optimum Performance, Seminar
[10] Garcia, O.; Cobos, J.A.; Alou, P.; Prieto, R.; Uceda, J. A simple single-switch single-
stage AC/DC converter with fast output voltage regulation, in IEEE Transactions on
[12] Hamill, D.C.; Krein, P.T. A zero ripple technique applicable to any DC converter, in
[13] Huai Wei; Batarseh, I.; Guangyong Zhu; Kornetzky, P. A single-switch AC-DC
[14] Huber, L.; Jindong Zhang; Jovanovic, M.M.; Lee, F.C. Generalized topologies of
[16] Jiang, Y.; Lee, F.C.; Hua, G.; Tang, W. A novel single-phase power factor correction
scheme, in Applied Power Electronics Conference and Exposition, 1993, pp. 287-
292.
[17] Jing Wang; Dunford, W.G.; Mauch, K. Analysis of a ripple-free input-current boost
[18] Melo, L.F.P. Anlise e Projeto de Fontes Chaveadas, So Paulo-SP, 1 edio, Editora
Motorola, 1996.
Semiconductor, 2000.
[21] Pressman, A. Switching Power Supply Design, New York, 2nd edition, McGraw-Hill,
1991.
[22] Qiao, C.; Smedley, K.M. A topology survey of single-stage power factor corrector
[23] Redl, R.; Balogh, L. Design considerations for single-stage isolated power-factor-
corrected power supplies with fast regulation of the output voltage, in Applied
[24] Rong-Tai Chen; Yung-Yaw Chen A novel single stage push pull converter with
[25] Rustom, K.; Batarseh, I. Recent Advances in Single-Stage Power Factor Correction,
[27] Severns, R.P.; Bloom, G.E. Modern DC-to-DC Switchmode Power Converter
[28] Texas Instruments Inductor and Flyback Transformer Design, Magnetic Seminar
[29] Texas Instruments UCC37324 Dual 4A Peak High Speed Low-Side power Mosfet
Instruments, 2003.
[31] Todd, P.C. Snubber Circuits: Theory, Design and Application, Unitrode Seminars,
[32] Todd, UC3854 Controlled Power Factor Correction Circuit Design, Application Note
[33] Tofoli, F.L.; Demian, A.E., Jr.; Gallo, C.A.; Vincenzi, F.R.; Coelho, E.A.A.; de Freitas,
L.C.; Farias, V.J.; Vieira, J.B., Jr. Proposal of a switched mode power supply
[34] Torrico Bascop, G.V.; Barbi, I. Isolated flyback-current-fed push-pull converter for
1184-1190, vol.2.
[35] Wu, T.-F.; Wu, Y.-J.; Liu, Y.-C. Development of converters for improving efficiency
and achieving both power factor correction and fast output regulation, in Applied
[36] Wu, T.-F.; Yu, T.-H.; Liu, Y.-C. Principle of synthesizing single-stage converters for
[37] Yu-Ming Chang; Jia-You Lee; Kuan-Hui Fang Design and analysis of a novel soft-
295-300, vol.1.
[38] Zhengyu Lu; Huiming Chen; Zhaoming Qian; Green, T.C. An improved topology of
boost converter with ripple free input current, in Applied Power Electronics