UNIVERSIDAD

DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez
Qu es la lgica programable?

La lgica programable, como el nombre implica, es una familia de componentes que contienen conjuntos de
elementos lgicos (AND, OR, NOT, LATCH, FLIP-FLOP) que pueden configurarse en cualquier funcin lgica
que el usuario desee y que el componente soporte. Hay varias clases de dispositivos lgicos programables:
ASICs, FPGAs, PLAs, PROMs, PALs, GALs, y PLDs complejos. (Rez, 2014)

DISPOSITIVOS LGICOS PROGRAMABLES PLD

Las iniciales PLD vienen del ingls Programmable Logic Device , que traducido a nuestro idioma significa
Dispositivo Lgico Programable y son circuitos integrados que ofrecen a los diseadores en un solo chip, un
arreglo de compuertas lgicas y flip-flops, que pueden ser programados por el usuario para implementar
funciones lgicas; y as, una manera ms sencilla de reemplazar varios circuitos integrados estndares o de
funciones fijas. (Loza, 2014)

Un Dispositivo Lgico Programable (PLD) es cualquier dispositivo lgico cuya funcin est especificada por el
usuario, despus de fabricado el dispositivo. Se usan para reemplazar lgica SSI y MSI, ahorrando as en
costo y tiempo en el diseo. (Gutierrez, 1998)

A parte de lo anteriormente mencionado la utilizacin de este tipo de dispositivos trae consigo ventajas
como por ejemplo:
Pueden reemplazar funciones de otros dispositivos lgicos
Reduccin de espacio o tamao al momento de implementar un circuito impreso
Simplificacin del alambrado y conexiones entre circuitos integrados y otros componentes, lo que
implica tambin menos probabilidad de que puedan ocurrir fallas
Al tener que utilizar menos componentes cuando se emplean PLD se requiere menos potencia para
el funcionamiento de los mismos
Se pueden utilizar para la aplicacin de funciones especiales no encontradas en circuitos integrados
de funciones fijas

Estructura bsica de un PLD

Un dispositivo programable por el usuario es aquel que contiene una arquitectura general pre-definida en la
que el usuario puede programar el diseo final del dispositivo empleando un conjunto de herramientas de
desarrollo. Las arquitecturas generales pueden variar pero normalmente consisten en una o ms matrices
de puertas AND y OR para implementar funciones lgicas. Muchos dispositivos tambin contienen
combinaciones de flip-flops y latches que pueden usarse como elementos de almacenaje para entrada y
salida de un dispositivo. Los dispositivos ms complejos contienen macroclulas. Las macroclulas permite al
usuario configurar el tipo de entradas y salidas necesarias en el diseo. (Rez, 2014)
 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez

Fgura 1. Arquitectura de un PLD

Un PLD tpico est compuesto de arreglos de compuertas lgicas, uno de ellos a base de compuertas AND al
que se le denomina Plano AND y el otro de compuertas OR, denominado Plano OR ; estos pueden ser
programables y dependiendo del plano o los planos que lo sean, ser la clasificacin que reciba el PLD. (Loza,
2014)

Clasificacion Entre Arquitecturas De Los Plds

La clasificacin de los PLDs, como se mencion anteriormente, depender bsicamente del plano o los
planos que sean programables. La clasificacin se hace en tres grupos:

Figura 2. Clasificacin de los PLD

ASIC

ASIC significa Circuitos Integrados de Aplicacin Especfica y son dispositivos definibles por el usuario. Los
ASICs, al contrario que otros dispositivos, pueden contener funciones analgicas, digitales, y combinaciones
de ambas. En general, son programables mediante mscara y no programables por el usuario. Esto significa
que los fabricantes configurarn el dispositivo segn las especificaciones del usuario. Se usan para combinar
una gran cantidad de funciones lgicas en un dispositivo. Sin embargo, estos dispositivos tienen un costo
inicial alto, por lo tanto se usan principalmente cuando es necesario una gran cantidad. (Rez, 2014)

ROM

Mask Read-Only Memory ( Memoria de Mscara Programable de Solo Lectura ), Dispositivo programado
 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez
solamente por el fabricante y como se muestra en la figura anterior este se subdivide en tres partes que son:

PROM

Programmable Read-Only Memory ( Memoria Programable de Solo Lectura ), Dispositivo programado por el
usuario y no borrable o reprogramable.

Figura 3. Programador de Memorias PROM

EPROM

Erasable Programmable Read-Only Memory ( Memoria Programable y Borrable de Solo Lectura ); este tipo
de Memorias se borran Mediante Luz ultravioleta; con la ventaja de que puede ser programada por el
usuario.

 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez

Fgura 4. Ejemplo de memorias EPROM
 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez

Fgura 5. Borrador UV para memorias PROM

EEPROM

Electrically Erasable Programmable Read-Only Memory ( Memoria Programable y Borrable Elctricamente
de Solo Lectura ); al igual que la anterior est puede ser programada por el usuario.

Y pueden ser utilizados como PLDs, debido a que las entradas de direccionamiento pueden ser manejadas
como variables de entrada en las ecuaciones y las salidas de la memoria, como salidas de las mismas.

PLA

Programmable Logic Array ( Arreglo Lgico Programable ), este tipo de dispositivos resuelve el problema de
las PROM; debido a que, tiene tanto el plano AND como el OR programables.
 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez
Estos dispositivos contienen ambos trminos AND y OR programables lo que permite a cualquier trmino
AND alimentar cualquier trmino OR. Las PLA probablemente tienen la mayor flexibilidad frente a otros
dispositivos con respecto a la lgica funcional. Normalmente poseen realimentacin desde la matriz OR
hacia la matriz AND que puede usarse para implementar mquinas de estado asncronas.

PAL

Programmable Array Logic ( Lgica en un Arreglo Programable ), la arquitectura de ste PLD esta compuesta
por un Plano AND programable y el Plano OR fijo.

GAL

GAL son las iniciales de G eneric A rray L ogic y que en nuestro Idioma significa Arreglo Lgico Genrico . Y se
trata de la 4a generacin de PALs, capaces de funcionar en modo combinacional y/o secuencial.

Les llamo la 4a generacin de PALs debido a que:

La 1a Generacin corresponde a los PALs comunes creados por AMD ( Advanced Micro Devices ), y que son
programables una sola vez y que emplean tecnologa PROM de fusible Titanio-Tungsteno.

La 2a Generacin correspondera a los PAL creados con arquitectura V ( Variable ); pero, programables
una sola vez. Esta designacin es apoyada por Texas Instruments.

La 3a Generacin ser aquella que permite la ventaja de la arquitectura V , con tecnologa EPROM y
borrado con rayos U.V.

La 4a Generacin es la propia del GAL que conocemos actualmente, arquitectura V ; pero, con tecnologa
EEPROM. Creada en forma casi simultnea por AMD y LATTICE. (Loza, 2014)

PLDs complejos

Los PLDs complejos son lo que el nombre implica, Dispositivos Complejos de Lgica Programable. Se
consideran PAL muy grandes que tienen algunas caractersticas de las PLA. La arquitectura bsica es muy
parecida a la PAL con la capacidad para aumentar la cantidad de trminos AND para cualquier trmino OR
fijo. Esto se puede realizar quitando trminos AND adyacentes o empleando trminos AND desde una matriz
expandida. Esto permite que cualquier diseo pueda ser implementado dentro de estos dispositivos.

FPGA

Las FPGA son Campos de Matrices de Puertas Programables. Simplemente son matrices de puertas
elctricamente programables que contienen mltiples niveles de lgica. Las FPGA se caracterizan por altas
densidades de puerta, alto rendimiento, un nmero grande de entradas y salidas definibles por el usuario,
un esquema de interconexin flexible, y un entorno de diseo similar al de matriz de puertas. No estn
limitadas a la tpica matriz AND-OR. Por contra, contienen una matriz interna configurable de relojes lgicos
(CLBs) y un anillo de circunvalacin de bloques de e/s (IOBs).

 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez

CRONOLOGIA DE LOS PLDS

1948 Se inventa el transistor de contacto puntual en los Laboratorios Bell Telephone en
Estados Unidos, resultado de una investigacin sobre semiconductores llevada a cabo por Walter Brattain,
John Bardeen y William Shockley, quienes recibiran el premio Nobel por su enorme contribucin en 1956.

1951 Se logra un transistor con una estructura como la que se conoce actualmente.

1957 John Wallmark de RCA patenta el FET ( Field Effect Transistor ).

1959 Se concibe el primer Circuito Integrado Digital en la compaa Texas Instruments y es Jack Kilby quin
desarrolla un Flip-Flop sobre una base de substrato de Germanio y contena solo cuatro transistores.

1961 Se presenta la primera familia de Circuitos Integrados Digitales comerciales, denominada R.T.L. (
Resistor - Transistor - Logic ) y que fue introducida por Fairchild Semiconductor bajo la serie 900, est familia
operaba a 3.2 Voltios, poco tiempo despus nace otra familia denominada D.T.L. ( Diode - Transistor - Logic
).

1962 Aparece la familia T.T.L. ( Transistor - Transistor - Logic ), con caractersticas como el de ser ms rpida
que sus predecesoras, los primeros trabajos hechos en TTL los realiz James Buie de Pacific Semiconductor (
hoy subsidiaria de TRW ). En ese mismo ao Steven Hofstein y Frederick Heiman de RCA, desarrollan el
MOSFET y a finales del mismo, fabrican el primer Circuito Integrado MOS ( Metal - Oxide - Silicon ) que
contena 16 transistores sobre una pastilla de silicio de 0.063 mm por lado.

1963 La compaa RCA produca un Circuito Integrado con cientos de MOSFETS en un rea
muy reducida, al mismo tiempo nacan familias como la MOS de canal N y de canal P, NMOS y PMOS
respectivamente y as como la CMOS ( Complementary MOS ). La CMOS se impuso con el tiempo bajo la
serie 40XX lanzada por RCA. Y poco tiempo despus la 74CXX de National Semiconductor. A mediados de los
60s surge el primer PLD, una matriz de diodos configurables y fusibles desarrollado por Harris
Semiconductor ( conocida en ese tiempo como Radiation, Inc. ).
1967 Fairchild lanza al mercado una ROM de 64 bits con tecnologa MOS.

1969 Nace el primer PLA, desarrollado por IBM y descrito como ROAM ( Read - Only
Associative - Memory ).

1970 La compaa Harris crea la PROM, que combinaba la tecnologa de fusibles de nicromo con una
simplificacin en la estructura de la ROM. En este mismo ao Texas Instruments fabrica el TMS 200 y era un
Circuito Integrado de mscara programable basado en el ROAM de IBM, este manejaba diecisiete entradas y
ocho salidas, contena ocho Flip - Flops JK como elementos de memoria.

1971 Collins Radio ofrece otro PLA de mscara programable denominado CRC 3506/7, similar
al TMS 200. Intel hace una innovacin tecnolgica al introducir la EPROM borrable con rayos UV. General
Electric abre una puerta ms con una nueva tecnologa PROM, desarrollada por David Greer, donde la
estructura consista de un Plano-Or y seales que van hacia un Plano-And; permitiendo el uso de lgica de
multinivel sin desperdicio de pines I/O.

1971 Al mismo tiempo General Electric hace experimentos con PLDs de tecnologa MOS,
usando las caractersticas de los PLA y con la tecnologa de borrado con rayos UV. En junio Intel ofrece al
mercado el primer microprocesador MOS ( el 4004, de 4 bits ) que contena 2300 transistores.
 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez

1972 MOSTEK Corporation lanza la primera Memoria de Alta Densidad ( una RAM dinmica de 1024 bits e
Intel ofrece los primeros microprocesadores de 8 bits ( el 8008 y el 8080 ).

1973 National Semiconductor crea su propio PLA de mscara programable similar al TMS 200 pero con
catorce entradas y ocho salidas sin elementos de memoria. El mrito a este dispositivo consisti en su
menor complejidad en el diseo, mostrando as un avance en la nueva tecnologa. Este dispositivo fue
conocido como DM7575/DM8575.

1974 Monolithic Memories fabrica un dispositivo denominado PALA ( Programable Associative Logic Array)
bajo el nmero de parte MMT 5760/6760 implementaba multiniveles y circuitos secuenciales de ms de 100
compuertas e incorpor bajo acuerdo de General Electric innovaciones en el dispositivo de mscara
programable.

1975 Intersil anuncia el IM5200 un FPLA; poco despus, Signetics hace lo mismo con el 82S100 que logr
encabezar la carrera de los PLDs durante un tiempo.

1978 En el verano de este ao nace el dispositivo PAL, como un proyecto de MMI encabezado
por John Birkner, en el que se pretendan satisfacer varias necesidades del mercado, entre ellas las de
reemplazar la lgica estndar, mejorar los tamaos y la velocidad de los ya existentes; bajo esta idea los PAL
invaden el mercado. El PAL que conocemos actualmente se basa en un diseo de H.T. Chua. MMI ofrece
soporte para el manejo de los nuevos dispositivos en el PAL Handbook escrito por John Birkner y que en
el mismo se acompaaba de un programa hecho en Fortran para ayudar a programar los
dispositivos.

1980 Se propone y presenta el primer formato JEDEC para los PLDs.

1981 Signetics registra FPLAs con aplicaciones para mquinas de estados.

1982 En el verano de este ao Bill Wiley Smith de Signetics crea una muestra de lo que sera el soporte para
la programacin de PLDs, llamado BEE ( Boolean Equation Entry ); cuyas caractersticas eran las Ecuaciones
Booleanas, notacin de estados, tablas de verdad, minimizacin lgica en forma automtica as como la
simulacin de los diseos. En diciembre de este ao se anuncia el proyecto ABEL ( Advanced Boolean
Expression Language ) para un nmero limitado de PLDs de diferentes manufacturas y que fue un
Software muy bien recibido por el mercado. Se crea otra herramienta denominada CUPL ( Common
Universal tool for Programable Logic ) desarrollado por Bob Osann de Assited Technology.

1983 En Marzo se crea una segunda versin de CUPL soportando a todos los PALs soportados por PALASM y
un nmero limitado de FPLAS combinacionales de Signetics con caractersticas similares al BEE. Poco
despus surge la segunda versin de ABEL que soportaba virtualmente a todos los PLDs de esa poca y esto
toma por sorpresa a los diseadores de otras herramientas de Software. En seguida National Semiconductor
lanza el Software llamado PLAN ( Programable Logic Analysis by National ). Cypress Semiconductor crea un
PAL que se hace popular por su alta velocidad. Lattice Semiconductor compaa especializada en tecnologa
borrable CMOS crea un PAL tuvo problemas legales con MMI hoy parte de AMD quin obtuvo el derecho de
producir el GAL pero bajo otro nombre, en seguida Lattice crea el GAL 39V18 conocido hoy como Lattice
6001.

1983 International CMOS Technology ( I.C.T. ) desarrolla un dispositivo llamado PEEL ( Programable
Electrically Erasable Logic ) con tecnologa de Lattice y fue llevado a primera produccin en 1986.

1984 Se anuncia un nuevo concepto en cuanto a la tecnologa de los PLDs y es encabezado por Xilinix
 UNIVERSIDAD DE CORDOBA
PROGRAMA DE INGENIERA DE SISTEMAS
CONFIGURACIN DE DISPOSITIVOS ELECTRNICOS
M.I. Carlos Cardona Peatez
Corporation, el dispositivo desarrollado es el LCA ( Logic Cell Array ) compuesto de pequeas celdas lgicas,
similares a la arquitectura de una PROM, donde cada celda es capaz de crear cuatro o cinco funciones de
entrada y dos de salida. Poco despus Exel Microelectronics crece el XL78C800 Erasic, este dispositivo
creado bajo arreglo de multiniveles de lgica y tardo an ms el diseo del Software y programacin
en estar disponible.

1988 Actel Corporation introduce un FPGA diferente al de los dispositivos de Xilinix. El Act 1 de
densidad comparable al arreglo de compuertas de mscara programable al igual que el LCA requiere de el
trazado de rutas de funciones lgicas para ser usado efectivamente.

1989 Plessey Semiconductor introduce un FPGA con caractersticas similares, pero con una
mejor arquitectura.

1995 Lattice Semiconductor Corporation, anuncia el 7 de Agosto, la introduccin de World fastest 3.3 Volt
22V10, cuya mxima velocidad de operacin es de 7.5 ns ( 133.33 Mhz ). Que permite la utilizacin del
dispositivo con bateras
.