Vous êtes sur la page 1sur 27

PARCOURS DE FORMATION SIN FPGA

Formation des enseignants.


Spcialit SIN du baccalaurat STI2D

Christian Dupaty
Professeur de gnie lectrique
Lyce Fourcade 13120 Gardanne
christian.dupaty@ac-aix-marseille.fr
http://genelaix.free.fr
Contrle DACCES un parking

Projet support du parcours SIN FPGA


Christian Dupaty acadmie dAix-Marseille
christian.dupaty@ac-aix-marseille.fr http://genelaix.free.fr/
FPGA et Dveloppement Durable

Intgration forte
Puissance de Flexibilit
calcul demploi

Adaptabilit Scurit

Faible
Fiabilit
consommation

C.Dupaty Acadmie d'Aix-Marseille 3


Objectifs
Acqurir travers une approche inductive les
connaissances et savoir-faire permettant dlaborer des
squences de cours/TD/TP autour des FPGA dans le
cadre du programme du bac STI2D.

FPGA : field-programmable gate array

C.Dupaty Acadmie d'Aix-Marseille 4


Choix des outils

C.Dupaty Acadmie d'Aix-Marseille 5


Choix des outils
Ergonomie de outil de dveloppement
- Edition de schma
- Edition graphique de machines tats
- Synthse VHDL et Verilog
- Simulateur
Polyvalence de la carte de tests
- Afficheurs 7 segments, LEDs, interrupteurs,
poussoirs
- Afficheur LCD alphanumrique
- intefaces : RS232, USB, Ethernet, audio et video
in/out, VGA, HDMI, mmoire SD
- Robustesse
Prix raisonnable pour un tablissement scolaire

C.Dupaty Acadmie d'Aix-Marseille 6


Outils de dveloppement ALTERA

C.Dupaty Acadmie d'Aix-Marseille 7


La carte DE2

C.Dupaty Acadmie d'Aix-Marseille 8


Le KIT DE2

C.Dupaty Acadmie d'Aix-Marseille 9


CARTE DE2

C.Dupaty Acadmie d'Aix-Marseille 10


Dmonstrations
 Controleur graphique VGA, Lecteur de musique WMV, Clavier PS/2, Contrleur de
SDRAM de mmoire Flash, gestion RS-232 , USB et Ethernet .
(En langage VERILOG)

C.Dupaty Acadmie d'Aix-Marseille 11


CYCLONE II - EP2C35

Technologie 1.2v 90nm


33216 Logic Elements (LEs) LUT+Bascule D
475 (max) broches dentres/sorties (I/O)
483 KBits de RAM, rpartis en blocks de 4KBits
35 multiplieurs 18bits x 18 bits
4 PLL (multiplication de frquence)
F max # 260Mhz suivant les versions.

C.Dupaty Acadmie d'Aix-Marseille 12


Look Up Table (LUT) Principe 2 entres
Exemple : fonction NAND

0 e3 A B e3 e2 e1 e0 S

1 e2 S 0 0 x x x 1 1
MUX

1 e1 0 1 x x 1 x 1

1 e0 1 0 x 1 x x 1

1 1 0 x x x 0
A
B

C.Dupaty Acadmie d'Aix-Marseille 13


Look Up Table (LUT) 4 entres
Environ 80 transistors MOS

C.Dupaty Acadmie d'Aix-Marseille 14


CYCLONE II Logic Element (mode normal)

C.Dupaty Acadmie d'Aix-Marseille 15


Structure LAB (logic array bloc)
EP2C35: 2100 LABs
Chaque LAB contient
16 LEs

C.Dupaty Acadmie d'Aix-Marseille 16


Recommandations dquipements
Pour un lve :
Un PC WINDOWS/LINUX deux curs (ou plus)
cran 19 pouces (ou plus)
Connexion internet
Logiciel QUARTUS 10.x WEB-edition pour la formation de base.
Avec licence (gratuite) pour une utilisation avance.
Une carte DE2, DE2-70, DE2-115 (#250-350)
Dans la classe, pour les dmonstrations avances et les TP de
configuration :
Un cran VGA pour les essais
Une souris et un clavier (connecteurs PS2)
Une source vido (lecteur DVD)
Un ensemble micro Haut parleur
Une prise Ethernet pour le KIT DE2

C.Dupaty Acadmie d'Aix-Marseille 17


Fournisseurs
QUARTUS II :
https://www.altera.com/download/dnl-index.jsp
KIT DE2 :
http://web.cnfm.fr/ALTERA/

C.Dupaty Acadmie d'Aix-Marseille 18


Parcours SIN-FPGA

C.Dupaty Acadmie d'Aix-Marseille 19


Prrequis
Bonne connaissance de la logique combinatoire et
squentielle.
Algbre binaire, numration binaire, BCD,
hexadcimale, code ASCII etc
Fonction combinatoires
Multiplexage, dmultiplexage, codage, dcodage
Bascules RS, D, JK etc
Compteur synchrone, asynchrones, mmoires, TIMER
(astables, monostables)
Notions sur le langage VHDL

C.Dupaty Acadmie d'Aix-Marseille 20


Dveloppement dapplications sur
FPGA
SCHEMAS Machines tats VHDL(s)

VHDL de haut niveau Symboles

SCHEMA de haut niveau

C.Dupaty Acadmie d'Aix-Marseille 21


Structure pdagogique
Raliser compltement le gestionnaire de
parking en utilisant les trois outils de
description :
SIN FPGA 1: description par schma,
apprentissage des outils
SIN FPGA 2: Description par machines tats
SIN FPGA 3: Description en langage VHDL

Chaque module est accompagn dexercices


dapprentissage et dapplications
C.Dupaty Acadmie d'Aix-Marseille 22
Gestion dun Parking
Grer les accs un parking de n places.
Afficher le nombre de place disponibles dans
le parking
Autoriser laccs sil reste au moins une place

C.Dupaty Acadmie d'Aix-Marseille 23


Descriptions
Comparer avec 0

Autoriser
Barrire
louverture de la
Vhicule Autoriser lentre
barrire
entrant dun vhicule Dcompter

Afficher le
Initialise, parking vide nombre de places Utilisateur
restants
Dtecter la sortie Compter
Vhicule
dun vhicule
sortant

Comparer avec le Vert : fonctions dveloppes par


nombre max de MAE
places Max Bleu : fonction dveloppe par
macro-composants
Rouge : fonctions dveloppes en
VHDL
Orange : fonctions dveloppes en
schma

C.Dupaty Acadmie d'Aix-Marseille 24


Structure logique raliser

SCHEMA

VHDL
MAE
SCHEMA

C.Dupaty Acadmie d'Aix-Marseille 25


VHDL
Les TP font appels
des notions du
langage VHDL.
Consultez le livre
de J.Weber et
S.Moutault
http://books.goog
le.fr/books?id=AK
oIOwjcqnUC
C.Dupaty Acadmie d'Aix-Marseille 26
Merci pour votre attention

C.Dupaty Acadmie d'Aix-Marseille 27