Vous êtes sur la page 1sur 12

3 Avaliao verso A

EA078 Turma U
(09/12/2009)

Nome:
RA:

1- Um processador possui um III - O termo on-die refere-se ao fato de


barramento de dados interno de 32 a memria cache estar integrada na
bits, mas comunica-se com os mesma pastilha semicondutora da
perifricos de I/O usando um CPU;
barramento de dados externo de 16 IV - As placas PCI operam com a
bits. Sabendo-se que o processador freqncia de relgio do FSB.
roda as instrues da famlia x86, o As afirmativas corretas so apenas
nmero de ciclos de barramento de I/O (cite somente duas):
gastos pela instruo out, no trecho de
programa listado a seguir, :

mov dx,301h ; escolhe endereo de I/O 3- Sobre a implementao do recurso


(16 bits) de memria virtual por um sistema
out dx,eax ; envia acumulador de 32 operacional, INCORRETO afirmar
bits para a porta que:

(A) 1 (A) o disco rgido o perifrico mais


(B) 2 comum na implementao da memria
(C) 3 virtual.
(D) 4 (B) quando o processador encontra
(E) 6 uma instruo ausente na memria
RAM, ele internamente gera uma
2- Um processador tem sua arquitetura exceo do tipo falta.
de acordo com a figura abaixo. (C) cabe ao sistema operacional
implementar o manipulador de exceo
que comuta as pginas entre a
memria RAM e a memria virtual.
(D) geralmente, o algoritmo usado para
a comutao de pginas o LRU
(Least Recently Used).
(E) aps a execuo da rotina
manipuladora da exceo, o
processador retorna para a instruo
posterior que provocou a exceo.

4- A principal diferena entre dois


processadores, um deles equipado
A esse respeito, analise as afirmativas com memria cache e o outro no,
a seguir: consiste na:
I - A informao trocada entre o
processador e um dispositivo de I/O (A) capacidade de armazenamento na
sempre passa pelo FSB; memria RAM.
II - O acesso RAM feito com o (B) velocidade final de processamento.
mesmo relgio de operao do (C) velocidade de acesso memria
processador; RAM.
(D) velocidade de acesso ao disco III. O tempo de acesso a uma memria
rgido. cache muitas vezes menor que o
(E) capacidade de soluo de tempo de acesso memria virtual.
operaes matemticas. IV. A capacidade mxima de
armazenamento da memria cache que
um computador para uso pessoal pode
5- Um processador dispe de uma alcanar menor que a capacidade
cache de tempo de acesso de 20 nseg mxima de armazenamento que a
(1 nseg = 10-9 do segundo) e taxa de memria virtual, para o mesmo
acerto (hits) de 95%, e de uma computador, pode alcanar.
memria principal com tempo de
acesso de 100 nseg. Nessas Indique a opo que contenha todas as
condies, o tempo mdio com que o afirmaes verdadeiras (cite somente
processador realiza um acesso de: duas):

(A) 18 nseg
(B) 20 nseg
8 Analise as seguintes afirmaes
(C) 24 nseg relativas arquitetura de
(D) 30 nseg computadores:
(E) 36 nseg
I. A memria virtual dividida em
6 Um processador que dispe de pginas, enquanto a memria cache
uma memria cache tem 20 ciclos de em blocos.
custo no acesso memria principal no II. A arquitetura Intel 80x86, que
caso de cache miss e 2 ciclos no caso atualmente est presente na maioria
de cache hit. O mesmo tipo de dos microcomputadores domsticos,
processador, s que sem a cache, tem tem suas razes no microcomputador
um custo de 16 ciclos de custo no 8086. S foi possvel manter esta
acesso a memria principal. Calcule o compatibilidade devido arquitetura
menor hit rate para que valha a pena RISC destes processadores.
implementar a memria cache (o valor III. O registrador pode ser visto como
mdio dos dois casos igual). uma memria pequena e rpida,
separada da memria do sistema, que
(A) 25% usada para armazenamento
(B) 32,5% temporrio durante o processamento.
(C) 50% IV. O ISA um padro de barramento
(D) 62,5% de 64 bits.
(E) 75%
Indique a opo que contenha todas as
7 - Analise as seguintes afirmaes afirmaes verdadeiras (cite somente
relativas s caractersticas das duas):
memrias cache e virtual:

I. A memria virtual normalmente


gerenciada e controlada pelo 9 - Considere a seguinte ordem de
processador, enquanto a memria referncia a pginas de memria de um
cache gerenciada e controlada pelo computador com memria virtual
sistema operacional. paginada. Os valores representam os
II. Os sistemas de memria cache nmeros das pginas acessadas:
podem ser divididos em duas classes: 12345345123
as L1, de tamanho fixo, denominadas Se o sistema de alocao/substituio
pginas, e as L2, de tamanho varivel, de pginas for o LRU, dentre estas
denominadas segmentos. cinco pginas apresentadas
anteriormente, a prxima pgina a ser III O processador utiliza o barramento
substituda em caso de necessidade de endereo para indicar qual a
ser a pgina nmero: posio de memria a ser acessada.
IV Os processadores possuem, alm
(A) 1; do barramento de dados e de
(B) 2; endereos, o barramento de controle.
(C) 3;
(D) 4; Esto corretos os itens (cite somente
(E) 5. dois):

10) (analista CGU- 2004) Analise as


seguintes afirmaes relativas
arquitetura de computadores: 12 Uma interrupo pode ser
considerada como uma solicitao de
I uma memria virtual paginada ateno feita pelo processador. Sempre
melhora o tempo de acesso mdio que o processador recebe uma
memria principal interrupo ele
II- Uma memria fsica (RAM) serve
como intermediria para a memria (A) reinicia imediatamente.
cache sempre que esta for mantida no (B) Caso ela seja do tipo fixa, suspende
disco rgido. suas operaes no momento, salva o
III Uma memria cache mantm os status do trabalho e transfere o controle
blocos de dados mais frequentemente para uma determinada rotina de
usados em uma memria pequena e tratamento de interrupo.
rpida que local CPU. (C) Caso ela seja do tipo vetorizada,
IV Uma memria virtal paginada suspende suas operaes no
aumenta a memria principal com momento, salva o status do trabalho e
armazenamento em disco. atualiza o contador de programa para
um endereo pr-definido referente ao
Esto corretos os itens (cite somente perifrico que a solicitou.
dois): (D) sempre vai realizar o processo
indicado pela mesma, visto que
interrupes no podem ser
mascarveis.
11- Analise as seguintes afirmaes (E) nenhuma das anteriores.
relativas UCP Unidade central de
processamento, ou processador, de um 13- (analista, TRT- CE 2003) - o DMA
computador. (Direct Memory Access ou acesso
direto memria) usado
I Um processador, alm da frequentemente para transferir dados
capacidade de realizar leituras e
gravaes na memria, deve ser capaz (A) Que envolvem diretamente o
de comunicar-se com o usurio. Ele microprocessador
deve ser capaz de ler dados (B) Da memria RAM para a memria
provenientes do teclado, mouse e ROM
outros dispositivos de sada de dados, (C) Diretamente entre a memria e um
bem como transferir dados para o dispositivo de entrada de dados.
vdeo, impressora e outros dispositivos (D) Entre a memria principal e a
de entrada de dados. memria cach, envolvendo
II O processador possui um diretamente o micropocessador.
barramento de dados, atravs do qual (E) Diretamente entre a memria e um
trafegam os dados que so dispositivo perifrico, como uma
transmitidos ou recebidos pelo unidade de disco.
barramento de endereos.
14 analise as seguintes afirmaes tem que conter todos os bit de
relativas a sistemas de endereo.
armazenamento: IV- quanto mais curta for a latncia da
memria, maior ser o bloco de cache.
I- O acesso aos registradores mais
rpido do que o acesso memria Indique a opo que contenha todas as
cache. afirmaes verdadeiras (cite somente
II- O tempo de acesso memria RAM duas):
e aos discos magnticos
praticamente o mesmo.
III- As unidades de fita DAT so muito
utilizadas para efetuar cpias de 16- Analise as seguintes afirmaes a
segurana. respeito de protocolo de comunicao
IV- Quando um disco magntico
utilizado como memria virtual, o tempo I- o protocolo USB necessita do mtodo
de acesso inferior ao da memria de controle tipo handshake
cahe. II- CAN um protocolo normalmente
utilizado em aplicaes que no
Indique a opo que contenha todas as necessitam de resposta em tempo-real
afirmaes verdadeiras (cite somente devido a sua baixa velocidade e
duas): robustez.
III- O padro denominado Bluetooth
no necessita de deteco de erro,
visto que um tipo de comunicao
sem fio e, conseqentemente, no tem
15- com relao aos processos de
problemas com relao a capacitncias
escrita e leitura de memria, podemos
parasitas.
analisar as seguintes afirmaes:
IV- as grandes vantagens dos
I- em um sistema cuja a segurana protocolos de comunicao paralela a
um fator crtico, o processo write-back velocidade de transmisso e o
o mais indicado aproveitamento com relao a
II- em um sistema com alta exigncia porcentagem dada por (bits de dados)/
de acesso de dados e operaes do (bits enviados).
tipo load e store, o processo write-back
o mais indicado Indique a opo que contenha todas as
III- o tag de endereamento, no caso afirmaes verdadeiras (cite somente
de uma cache totalmente associativa, duas):

Gabarito - PROVA A

1- C,2- I e III, 3- e,4- b,5- c,6- a,7- III e IV, 8- I e III, 9 d, 10- III e IV, 11- III e IV,
12- b, 13- e, 14- I e III, 15- II e III, 16- I e IV
Avaliao Verso B
EA078 Turma U
(09/12/2009)

Nome:
RA:

1- Um processador possui um III - A informao trocada entre o


barramento de dados interno de 32 processador e um dispositivo de I/O
bits, mas comunica-se com os sempre passa pelo FSB;
perifricos de I/O usando um IV - O acesso RAM feito com o
barramento de dados externo de 16 mesmo relgio de operao do
bits. Sabendo-se que o processador processador;
roda as instrues da famlia x86, o
nmero de ciclos de barramento de I/O As afirmativas corretas so apenas
gastos pela instruo out, no trecho de (cite somente duas):
programa listado a seguir, :

mov dx,301h ; escolhe endereo de I/O


(16 bits) 3- Sobre a implementao do recurso
out dx,eax ; envia acumulador de 32 de memria virtual por um sistema
bits para a porta operacional, INCORRETO afirmar
que:
(A) 6
(B) 4 (A) quando o processador encontra
(C) 3 uma instruo ausente na memria
(D) 2 RAM, ele internamente gera uma
(E) 1 exceo do tipo falta.
(B) o disco rgido o perifrico mais
2- Um processador tem sua arquitetura comum na implementao da memria
de acordo com a figura abaixo. virtual.
(C) cabe ao sistema operacional
implementar o manipulador de exceo
que comuta as pginas entre a
memria RAM e a memria virtual.
(D) geralmente, o algoritmo usado para
a comutao de pginas o LRU
(Least Recently Used).
(E) aps a execuo da rotina
manipuladora da exceo, o
processador retorna para a instruo
posterior que provocou a exceo.

4- A principal diferena entre dois


A esse respeito, analise as afirmativas processadores, um deles equipado
a seguir: com memria cache e o outro no,
I - O termo on-die refere-se ao fato de a consiste na:
memria cache estar integrada na
mesma pastilha semicondutora da (A) capacidade de armazenamento na
CPU; memria RAM.
II - As placas PCI operam com a (B) velocidade final de processamento.
freqncia de relgio do FSB.
(C) velocidade de acesso ao disco III. O tempo de acesso a uma memria
rgido. cache muitas vezes menor que o
(D) capacidade de soluo de tempo de acesso memria virtual.
operaes matemticas. IV. A capacidade mxima de
(E) velocidade de acesso memria armazenamento da memria cache que
RAM. um computador para uso pessoal pode
alcanar menor que a capacidade
mxima de armazenamento que a
5- Um processador dispe de uma memria virtual, para o mesmo
cache de tempo de acesso de 20 nseg computador, pode alcanar.
(1 nseg = 10-9 do segundo) e taxa de
acerto (hits) de 95%, e de uma Indique a opo que contenha todas as
memria principal com tempo de afirmaes verdadeiras (cite somente
acesso de 100 nseg. Nessas duas):
condies, o tempo mdio com que o
processador realiza um acesso de:

(A) 36 nseg 8 Analise as seguintes afirmaes


(B) 30 nseg relativas arquitetura de
(C) 24 nseg computadores:
(D) 20 nseg
(E) 18 nseg I. A memria virtual dividida em
pginas, enquanto a memria cache
6 Um processador que dispe de em blocos.
uma memria cache tem 20 ciclos de II. O registrador pode ser visto como
custo no acesso memria principal no uma memria pequena e rpida,
caso de cache miss e 2 ciclos no caso separada da memria do sistema, que
de cache hit. O mesmo tipo de usada para armazenamento
processador, s que sem a cache, tem temporrio durante o processamento.
um custo de 16 ciclos de custo no III. O ISA um padro de barramento
acesso a memria principal. Calcule o de 64 bits.
menor hit rate para que valha a pena IV. A arquitetura Intel 80x86, que
implementar a memria cache (o valor atualmente est presente na maioria
mdio dos dois casos igual). dos microcomputadores domsticos,
(A) 75% tem suas razes no microcomputador
(B) 62,5% 8086. S foi possvel manter esta
(C) 50% compatibilidade devido arquitetura
(D) 32,5% RISC destes processadores.
(E) 25%

7 - Analise as seguintes afirmaes Indique a opo que contenha todas as


relativas s caractersticas das afirmaes verdadeiras (cite somente
memrias cache e virtual: duas):

I. Os sistemas de memria cache


podem ser divididos em duas classes:
as L1, de tamanho fixo, denominadas 9 - Considere a seguinte ordem de
pginas, e as L2, de tamanho varivel, referncia a pginas de memria de um
denominadas segmentos. computador com memria virtual
II. A memria virtual normalmente paginada. Os valores representam os
gerenciada e controlada pelo nmeros das pginas acessadas:
processador, enquanto a memria 12345345123
cache gerenciada e controlada pelo Se o sistema de alocao/substituio
sistema operacional. de pginas for o LRU, dentre estas
cinco pginas apresentadas III O processador utiliza o barramento
anteriormente, a prxima pgina a ser de endereo para indicar qual a
substituda em caso de necessidade posio de memria a ser acessada.
ser a pgina nmero: IV Os processadores possuem, alm
do barramento de dados e de
(A) 5; endereos, o barramento de controle.
(B) 4;
(C) 3; Esto corretos os itens (cite somente
(D) 2; dois):
(E) 1.

10) (analista CGU- 2004) Analise as


seguintes afirmaes relativas 12 Uma interrupo pode ser
arquitetura de computadores: considerada como uma solicitao de
ateno feita pelo processador. Sempre
I uma memria virtual paginada que o processador recebe uma
melhora o tempo de acesso mdio interrupo ele
memria principal
II Uma memria cache mantm os
blocos de dados mais frequentemente (A) Caso ela seja do tipo vetorizada,
usados em uma memria pequena e suspende suas operaes no
rpida que local CPU. momento, salva o status do trabalho e
III Uma memria virtal paginada atualiza o contador de programa para
aumenta a memria principal com um endereo pr-definido referente ao
armazenamento em disco. perifrico que a solicitou.
IV Uma memria fsica (RAM) serve (B) sempre vai realizar o processo
como intermediria para a memria indicado pela mesma, visto que
cache sempre que esta for mantida no interrupes no podem ser
disco rgido. mascarveis.
(C) reinicia imediatamente.
Esto corretos os itens (cite somente (D) Caso ela seja do tipo fixa,
dois): suspende suas operaes no
momento, salva o status do trabalho e
transfere o controle para uma
determinada rotina de tratamento de
11- Analise as seguintes afirmaes interrupo.
relativas UCP Unidade central de (E) nenhuma das anteriores.
processamento, ou processador, de um
computador. 13- (analista, TRT- CE 2003) - o DMA
(Direct Memory Access ou acesso
I Um processador, alm da direto memria) usado
capacidade de realizar leituras e frequentemente para transferir dados
gravaes na memria, deve ser capaz
de comunicar-se com o usurio. Ele (A) Que envolvem diretamente o
deve ser capaz de ler dados microprocessador
provenientes do teclado, mouse e (B) Diretamente entre a memria e um
outros dispositivos de sada de dados, dispositivo de entrada de dados.
bem como transferir dados para o (C) Da memria RAM para a memria
vdeo, impressora e outros dispositivos ROM
de entrada de dados. (D) Entre a memria principal e a
II O processador possui um memria cach, envolvendo
barramento de dados, atravs do qual diretamente o micropocessador.
trafegam os dados que so (E) Diretamente entre a memria e um
transmitidos ou recebidos pelo dispositivo perifrico, como uma
barramento de endereos. unidade de disco.
14 analise as seguintes afirmaes IV- quanto mais curta for a latncia da
relativas a sistemas de memria, maior ser o bloco de cache.
armazenamento:
Indique a opo que contenha todas as
I- O acesso aos registradores mais afirmaes verdadeiras (cite somente
rpido do que o acesso memria duas):
cache.
II- O tempo de acesso memria RAM
e aos discos magnticos
praticamente o mesmo. 16- Analise as seguintes afirmaes a
III- As unidades de fita DAT so muito respeito de protocolo de comunicao
utilizadas para efetuar cpias de
segurana. I- O padro denominado Bluetooth no
IV- Quando um disco magntico necessita de deteco de erro, visto
utilizado como memria virtual, o tempo que um tipo de comunicao sem fio
de acesso inferior ao da memria e, conseqentemente, no tem
cahe. problemas com relao a capacitncias
parasitas.
Indique a opo que contenha todas as II- as grandes vantagens dos
afirmaes verdadeiras (cite somente protocolos de comunicao paralela a
duas): velocidade de transmisso e o
15- com relao aos processos de aproveitamento com relao a
escrita e leitura de memria, podemos porcentagem dada por (bits de dados)/
afirmar: (bits enviados).
III- o protocolo USB necessita do
I- em um sistema cuja a segurana mtodo de controle tipo handshake
um fator crtico, o processo write-back IV- CAN um protocolo normalmente
o mais indicado utilizado em aplicaes que no
II- em um sistema com alta exigncia necessitam de resposta em tempo-real
de acesso de dados e operaes do devido a sua baixa velocidade e
tipo load e store, o processo write-back robustez.
o mais indicado
III- o tag de endereamento, no caso Indique a opo que contenha todas as
de uma cache totalmente associativa, afirmaes verdadeiras (cite somente
tem que conter todos os bit de duas):
endereo.

Gabarito - PROVA B

1-C, 2- I e III, 3- e, 4- b, 5- c, 6 e, 7 - III e IV, 8- I e II, 9 b, 10 II


e III, 11- III e IV,
12- d, 13- e, 14- I e III, 15- II e III, 16- II e III
3 Avaliao Verso C
EA078 Turma U
(09/12/2009)

Nome:
RA:

1- Um processador possui um III - A informao trocada entre o


barramento de dados interno de 32 processador e um dispositivo de I/O
bits, mas comunica-se com os sempre passa pelo FSB;
perifricos de I/O usando um IV - O acesso RAM feito com o
barramento de dados externo de 16 mesmo relgio de operao do
bits. Sabendo-se que o processador processador;
roda as instrues da famlia x86, o
nmero de ciclos de barramento de I/O As afirmativas corretas so apenas
gastos pela instruo out, no trecho de (cite somente duas):
programa listado a seguir, :

mov dx,301h ; escolhe endereo de I/O


(16 bits) 3- Sobre a implementao do recurso
out dx,eax ; envia acumulador de 32 de memria virtual por um sistema
bits para a porta operacional, INCORRETO afirmar
que:
(A) 6
(B) 4 (A) cabe ao sistema operacional
(C) 3 implementar o manipulador de exceo
(D) 2 que comuta as pginas entre a
(E) 1 memria RAM e a memria virtual.
(B) geralmente, o algoritmo usado para
2- Um processador tem sua arquitetura a comutao de pginas o LRU
de acordo com a figura abaixo. (Least Recently Used).
(C) quando o processador encontra
uma instruo ausente na memria
RAM, ele internamente gera uma
exceo do tipo falta.
(D) o disco rgido o perifrico mais
comum na implementao da memria
virtual.
(E) aps a execuo da rotina
manipuladora da exceo, o
processador retorna para a instruo
posterior que provocou a exceo.

4- A principal diferena entre dois


A esse respeito, analise as afirmativas processadores, um deles equipado
a seguir: com memria cache e o outro no,
I - O termo on-die refere-se ao fato de a consiste na:
memria cache estar integrada na
mesma pastilha semicondutora da (D) capacidade de soluo de
CPU; operaes matemticas.
II - As placas PCI operam com a (B) capacidade de armazenamento na
freqncia de relgio do FSB. memria RAM.
(C) velocidade final de processamento. um computador para uso pessoal pode
(D) velocidade de acesso ao disco alcanar menor que a capacidade
rgido. mxima de armazenamento que a
(E) velocidade de acesso memria memria virtual, para o mesmo
RAM. computador, pode alcanar.
IV. O tempo de acesso a uma memria
5- Um processador dispe de uma cache muitas vezes menor que o
cache de tempo de acesso de 20 nseg tempo de acesso memria virtual.
(1 nseg = 10-9 do segundo) e taxa de
acerto (hits) de 95%, e de uma Indique a opo que contenha todas as
memria principal com tempo de afirmaes verdadeiras (cite somente
acesso de 100 nseg. Nessas duas):
condies, o tempo mdio com que o
processador realiza um acesso de:

(A) 18 nseg 8 Analise as seguintes afirmaes


(B) 20 nseg relativas arquitetura de
(C) 24 nseg computadores:
(D) 30 nseg
(E) 36 nseg I. O registrador pode ser visto como
uma memria pequena e rpida,
6 Um processador que dispe de separada da memria do sistema, que
uma memria cache tem 20 ciclos de usada para armazenamento
custo no acesso memria principal no temporrio durante o processamento.
caso de cache miss e 2 ciclos no caso II. O ISA um padro de barramento
de cache hit. O mesmo tipo de de 64 bits.
processador, s que sem a cache, tem III. A memria virtual dividida em
um custo de 16 ciclos de custo no pginas, enquanto a memria cache
acesso a memria principal. Calcule o em blocos.
menor hit rate para que valha a pena IV. A arquitetura Intel 80x86, que
implementar a memria cache (o valor atualmente est presente na maioria
mdio dos dois casos igual). dos microcomputadores domsticos,
(F) 75% tem suas razes no microcomputador
(G) 62,5% 8086. S foi possvel manter esta
(H) 50% compatibilidade devido arquitetura
(I) 32,5% RISC destes processadores.
(J) 25%
Indique a opo que contenha todas as
7 - Analise as seguintes afirmaes afirmaes verdadeiras (cite somente
relativas s caractersticas das duas):
memrias cache e virtual:

I. Os sistemas de memria cache


podem ser divididos em duas classes: 9 - Considere a seguinte ordem de
as L1, de tamanho fixo, denominadas referncia a pginas de memria de um
pginas, e as L2, de tamanho varivel, computador com memria virtual
denominadas segmentos. paginada. Os valores representam os
II. A memria virtual normalmente nmeros das pginas acessadas:
gerenciada e controlada pelo 12345345123
processador, enquanto a memria Se o sistema de alocao/substituio
cache gerenciada e controlada pelo de pginas for o LRU, dentre estas
sistema operacional. cinco pginas apresentadas
III. A capacidade mxima de anteriormente, a prxima pgina a ser
armazenamento da memria cache que
substituda em caso de necessidade III O processador utiliza o barramento
ser a pgina nmero: de endereo para indicar qual a
posio de memria a ser acessada.
(A) 1 IV Os processadores possuem, alm
(B) 2 do barramento de dados e de
(C) 3 endereos, o barramento de controle.
(D) 4
(E) 5 Esto corretos os itens (cite somente
dois):
10) (analista CGU- 2004) Analise as
seguintes afirmaes relativas
arquitetura de computadores:
12 Uma interrupo pode ser
I Uma memria virtal paginada considerada como uma solicitao de
aumenta a memria principal com ateno feita pelo processador. Sempre
armazenamento em disco. que o processador recebe uma
II Uma memria fsica (RAM) serve interrupo ele
como intermediria para a memria
cache sempre que esta for mantida no
disco rgido. (A) Caso ela seja do tipo vetorizada,
III uma memria virtual paginada suspende suas operaes no
melhora o tempo de acesso mdio momento, salva o status do trabalho e
memria principal atualiza o contador de programa para
IV Uma memria cache mantm os um endereo pr-definido referente ao
blocos de dados mais frequentemente perifrico que a solicitou.
usados em uma memria pequena e (B) Caso ela seja do tipo fixa, suspende
rpida que local CPU. suas operaes no momento, salva o
status do trabalho e transfere o controle
Esto corretos os itens (cite somente para uma determinada rotina de
dois): tratamento de interrupo.
(C) sempre vai realizar o processo
indicado pela mesma, visto que
interrupes no podem ser
11- Analise as seguintes afirmaes mascarveis.
relativas UCP Unidade central de (D) reinicia imediatamente.
processamento, ou processador, de um (E) nenhuma das anteriores.
computador.
13- o DMA (Direct Memory Access ou
I Um processador, alm da acesso direto memria) usado
capacidade de realizar leituras e frequentemente para transferir dados
gravaes na memria, deve ser capaz
de comunicar-se com o usurio. Ele (A) Que envolvem diretamente o
deve ser capaz de ler dados microprocessador
provenientes do teclado, mouse e (B) Diretamente entre a memria e um
outros dispositivos de sada de dados, dispositivo de entrada de dados.
bem como transferir dados para o (C) Da memria RAM para a memria
vdeo, impressora e outros dispositivos ROM
de entrada de dados. (D) Entre a memria principal e a
II O processador possui um memria cach, envolvendo
barramento de dados, atravs do qual diretamente o micropocessador.
trafegam os dados que so (E) Diretamente entre a memria e um
transmitidos ou recebidos pelo dispositivo perifrico, como uma
barramento de endereos. unidade de disco.
14 analise as seguintes afirmaes IV- quanto mais curta for a latncia da
relativas a sistemas de memria, maior ser o bloco de cache.
armazenamento:
Indique a opo que contenha todas as
I- As unidades de fita DAT so muito afirmaes verdadeiras (cite somente
utilizadas para efetuar cpias de duas):
segurana.
II- Quando um disco magntico
utilizado como memria virtual, o tempo
de acesso inferior ao da memria 16- Analise as seguintes afirmaes a
cahe. respeito de protocolo de comunicao
III- O acesso aos registradores mais
rpido do que o acesso memria I- O padro denominado Bluetooth no
cache. necessita de deteco de erro, visto
IV- O tempo de acesso memria RAM que um tipo de comunicao sem fio
e aos discos magnticos e, conseqentemente, no tem
praticamente o mesmo. problemas com relao a capacitncias
parasitas.
Indique a opo que contenha todas as II- o protocolo USB necessita do
afirmaes verdadeiras (cite somente mtodo de controle tipo handshake
duas): III- CAN um protocolo normalmente
15- com relao aos processos de utilizado em aplicaes que no
escrita e leitura de memria, podemos necessitam de resposta em tempo-real
afirmar: devido a sua baixa velocidade e
robustez.
I- em um sistema cuja a segurana IV- as grandes vantagens dos
um fator crtico, o processo write-back protocolos de comunicao paralela a
o mais indicado velocidade de transmisso e o
II- o tag de endereamento, no caso de aproveitamento com relao a
uma cache totalmente associativa, tem porcentagem dada por (bits de dados)/
que conter todos os bit de endereo. (bits enviados).
III- em um sistema com alta exigncia
de acesso de dados e operaes do
tipo load e store, o processo write-back Indique a opo que contenha todas as
o mais indicado. afirmaes verdadeiras (cite somente
duas):

Gabarito - PROVA C

1-C, 2- I e III, 3- e, 4- c, 5- c, 6 J, 7 - III e IV, 8- I e III, 9 d, 10 I e


IV, 11- III e IV,
12- b, 13- e, 14- I e III, 15- II e III, 16- II e IV