Académique Documents
Professionnel Documents
Culture Documents
Para empezar debemos saber que contamos con dos memorias separadas entre
s y una unidad central de proceso. Una de las memorias corresponde a los datos
(RAM) y la otra correspondiente a las instrucciones (ROM), podemos contar con
dos mapas de memoria independientes entre s, ya que cada mapa de memoria
corresponde respectivamente a datos e instrucciones, podemos repetir una
direccin en el mapa de memoria ya que estn por separado, es decir, cada
memoria est dividida por bloques y en ambas comenzaran por la direccin cero.
La unidad central de proceso se encuentra constituida en su interior por
una unidad de control
una unidad de aritmtica lgica (ALU)
registros
por lo menos un timer, cuenta con tres buses (datos, direccin y control)
interrupciones
El timer nos sirve para designar el tiempo empleado por cada instruccin, los
cuales no necesariamente tienen que ser iguales, cuando termina el tiempo de
ejecucin pausa la instruccin y se dirige a la siguiente.
Las interrupciones estn conectadas directamente al CPU, cuentan con dos
buses (existen de dos tipos: de alta prioridad y de baja prioridad) las cuales
suspenden un proceso, al suspenderse dicho proceso queda guardada la ltima
direccin en la cual fue suspendido, para poder atender a la interrupcin.
La unidad central de proceso interacta con ambas memorias mediante seis
buses, tres corresponde a la memoria de instrucciones y las tres a la memoria de
datos, para la memoria de instrucciones tendremos dos buses de control de
direcciones de instrucciones (unidireccional) y un bus de instrucciones
(bidireccional) que interactuaran con la unidad central de proceso. la memoria de
datos cuenta con dos buses unidireccionales y un bus bidireccional.
La unidad de control recupera de manera simultnea de la memoria de instruccin
y de la memoria de datos, sern utilizados en ella en orden secuencial, la unidad
de control interpreta las instrucciones y datos enviados por sus respectivas
memorias, enva los datos a sus respectivos registros dentro del microprocesador,
para que sean utilizados posteriormente por la ALU, inmediatamente, la unidad de
control ejecuta la instruccin a realizar direccionando a la ALU mediante sus lneas
de control, el resultado es llevado por el bus de datos de la unidad de control al
registro de la memoria de datos donde va hacer almacenado.
Bus: Todos los componentes se comunican a travs de los buses, ya que estos
son los que indican la direccin a donde se dirigir cada dato que se lea o se
guarde. Hay tres tipos de buses:
P0.00.7
(Port 0): El puerto 0 es un, puerto de drenaje
abierta, bidireccional de E / S. Puerto 0 pasadores
que tienen 1s escrito a flotar y se pueden utilizar
como entradas de alta impedancia. El puerto 0 es
tambin la direccin de orden inferior y el bus de
datos multiplexado durante accesos al programa
externo y la memoria de datos. En esta aplicacin,
que utiliza fuertes flexiones internas al emitir 1s.
Puerto 0 da salida tambin a los bytes de cdigo
durante la verificacin de programas y recibe
bytes de cdigo durante la programacin EPROM.
Se requieren externos pull-ups durante la
verificacin del programa.
P1.0P1.7
(Port 1): El puerto 1 es un puerto bidireccional de E / S de 8 bits con internos pull-
ups. Puerto 1 pins se pueden utilizar como entradas, 1 puerto de alfileres que se
extraen corriente externamente baja, debido a las internas pull-ups... Puerto 1
tambin recibe el byte de direccin de orden inferior durante la verificacin de la
memoria del programa. Funciones alternativas para el puerto 1 incluyen:
P2.0P2.7
(Port 2): El puerto 2 es un puerto bidireccional de E / S de 8 bits con internos pull-
ups. Puerto 2 pines que tienen 1s escritas a ellos se tiran altas por los internos
pull-ups y se pueden utilizar como entradas. Como entradas, puerto 2 pines que
externamente son haladas corriente de baja fuente voluntad debido a las internas
pull-ups. Puerto 2 emite el byte de direccin de orden superior durante
recuperaciones de la memoria de programa externo y durante los accesos a la
memoria externa de datos que utilizan direcciones de 16 bits. En esta aplicacin,
que utiliza fuertes flexiones internas al emitir 1s. Durante accesos a la memoria de
datos externa que utilizan direcciones de 8 bits, puerto 2 emite el contenido del
registro de funcin especial P2. Algunos de puertos 2 pines reciben los bits de
direccin de orden superior durante la programacin EPROM y verificacin.
P3.0P3.7
(Port 3): Puerto 3 es un puerto bidireccional de E / S de 8 bits con internos pull-
ups. Puerto 3 pines que tienen 1s escritas a ellos se tiran altas por los internos
pull-ups y se pueden utilizar como entradas. Puerto de 3 pines que externamente
son haladas corriente de baja fuente voluntad debido a las flexiones. Puerto 3
tambin sirve a las caractersticas especiales de la familia 80C51, que se
enumeran a continuacin:
RST
(Reset): Un alto en este pin durante dos ciclos de mquina, mientras que el
oscilador est en funcionamiento, reinicia el dispositivo. Una resistencia interna
difusa a VSS permite un reinicio de encendido utilizando slo un condensador
externo a VCC.
ALE/PROG
(Address Latch Enable/Program Pulse): impulso de salida para enganchar el
byte bajo de la direccin durante un acceso a memoria externa. En funcionamiento
normal, ALE se emite a una velocidad constante de 1/6 la frecuencia del oscilador,
y se puede utilizar para la sincronizacin externa o de reloj. Tenga en cuenta que
un pulso ALE se salta durante cada acceso a memoria de datos externa. Este pin
es tambin la entrada de impulsos de programa (PROG) durante la programacin
EPROM. ALE puede desactivarse mediante el establecimiento de SFR auxiliary.0.
Con este conjunto de bits, ALE estar activo slo durante una instruccin MOVX.
PSEN
(Program Store Enable): La luz estroboscpica de lectura de la memoria del
programa externo. Cuando el cdigo 8XC51 / 31 ejecucin de la memoria de
programa externo, PSEN se activa dos veces cada ciclo de la mquina, excepto
que dos activaciones PSEN se saltan durante cada acceso a la memoria de datos
externa. PSEN no se activa durante recuperaciones de memoria interna del
programa.
XTAL1
(Crystal 1): Entrada al amplificador oscilador inversora y la entrada a los circuitos
de generador de reloj interno.
XTAL2
(Crystal 2): La salida del amplificador de oscilador inversora.
Idle Mode
En el modo de reposo, la CPU se pone a dormir, mientras que todos los perifricos
en chip mantenerse activo. La instruccin para invocar el modo de reposo es la
ltima instruccin ejecutada en el modo de funcionamiento normal antes de que se
active el modo de reposo. El contenido de la CPU, la memoria RAM en el chip, y
todos los registros de funciones especiales se mantienen intactos durante este
modo. El modo inactivo se puede terminar ya sea por cualquier interrupcin
habilitado (momento en el cual el proceso se recogi en la rutina de servicio de
interrupcin y la continuacin), o por un reinicio de hardware que se inicia el
procesador de la misma manera como un reinicio de encendido.
Timer 2
Temporizador 2 es un de temporizador de 16 - bit / contador que puede operar
como un temporizador de eventos o un contador de eventos, seleccionados por
C / T2 * en el registro especial T2CON funcin. Temporizador 2 tiene tres modos
de funcionamiento: Capturar, auto - recarga (hacia arriba o hacia abajo de conteo),
y la tasa de baudios del generador, los cuales son seleccionados por los bits en el
T2CON como se muestra en la Tabla 3.
CARACTERSTICAS DE LA EPROM
Todos estos dispositivos pueden ser programados mediante el uso de un algoritmo
de Programming E Quick -Pulse mejorada modificada. Se diferencia de los
mtodos ms antiguos en el valor utilizado para VPP (tensin de alimentacin de
programacin) y en el ancho y el nmero de los impulsos de ALE / PROG.
La familia contiene dos bytes de firma que pueden ser ledos y utilizados por un
sistema de programacin EPROM para identificar el dispositivo. Los bytes de firma
a identificar el dispositivo como siendo fabricado por Philips.
Dos Timers
Un oscilador
4 series de 7 puertos
Controlador y registro de instrucciones
Un buffer de datos
Un contador de programas
Un registro de direccin de programas
Una ALU
Una memoria RAM y una ROM
Un registro de RAM
Controlador de puerto
Puntero de pila
Registro PSW
Caractersticas
- Uso general controlador AHB DMA ( GPDMA ) que se puede utilizar con la
serie SSP interfaces, el puerto de I2S , y el puerto de tarjeta SD / MMC , as
como para la memoria a memoria transferencias.
Interfaces de serie:
- controlador de SPI.
- Tres interfaces I2C-bus (una con-drenaje abierto y dos con los pines del
puerto estndar).
Otros perifricos:
- DAC de 10 bits.
- Cuatro temporizadores de uso general / contadores con un total de 8
entradas de captura y 10 comparar los resultados. Cada bloque tiene un
temporizador de entrada de cuenta externa.