Vous êtes sur la page 1sur 60

Les blocs de base pour la conception des circuits intgrs

Ivan Thomas - mars 2006

I. Rappels sur le transistor en technologie silicium

Les transistors MOS et bipolaires : quations et modles

II. Les sources de courant et de tension

Sources de courant transistors bipolaires


Amlioration des sources de courant bipolaires
Sources de courant et tension transistors MOS
Sources de courant indpendantes de la tension dalimentation
Sources de courant compenses en temprature

III. Les montages amplificateurs de base

Amplificateurs un tage
Amplificateurs de base transistors bipolaires
Amplificateurs de base transistors MOS
Tableau rcapitulatif

IV. Les amplificateurs diffrentiels


Amplificateurs diffrentiels transistors bipolaires
Amplificateurs diffrentiels transistors MOS
Rponse en frquence des amplificateurs diffrentiels
Amplificateurs diffrentiels aliments par miroir de courant

V. Les amplificateurs plusieurs tages


Les blocs de base pour la conception des circuits intgrs

I. Rappels sur le transistor en technologie silicium


Les transistors MOS et bipolaires : quations et modles

I.1. Le transistor MOS (Metal Oxyde Semi-conducteur)

Transistor MOS canal n enrichissement


Grille n++ polysilicium
Oxyde de grille (SiO2)
Source (diffusion n+) tox
Drain (diffusion n+)

n+ L n+

Substrat type p

Substrat (VSS)
Source et drain sont symtriques.
G est la grille.
VGS = 0 : les deux jonctions PN Substrat-S et Substrat-D empchent tout passage de
courant entre S et D rsistance 1012
VGS > 0 : cration dune zone de dpltion de type N sous la grille
VGS atteint VT (tension de seuil) : apparition du phnomne dinversion ;
laugmentation de VGS ne modifie plus la zone de dpltion mais cre une couche
dlectrons (canal N continu) directement sous la grille.
VGS > VT et VDS > 0 : existence dun courant dlectrons dans le canal de S vers D.
NB : le substrat est reli au potentiel la plus ngatif, sinon possibilit dutilisation comme seconde grille.
L est la longueur de canal (entre S et D) et W la largeur de canal (dimension orthogonale).

ID D D IDn
D
VDS
G B G G B

VB VGS S VDS
VGS S S
IDn (A) pincement VGS = 3,5V

600 Zone triode


Zone de saturation
500
VDS = VGS - VTn
400
VGS = 3V

300

200 VGS = 2,5V

100 VGS = 2V

VGS = 1,5V

0 1 2 3 4 5
VDS (V)

Ivan THOMAS 2005-2006 2 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Constatations :

Si VGS < VTn IDn = 0 => zone de cutoff, drain et source restent isols, il ny a pas
de conduction.

1) et 2) Si VDS < VGS VTn => zone o le courant drain IDn dpend de VGS et de VDS. Cest la
zone triode.

4) Si VDS > VGS VTn le courant drain est indpendant de VDS. Cest la zone de
saturation, courant constant.

S G D
grille polys. n+ VGS > VTn et VDS trs petit :
dbut de la zone triode
mtal
y 1)
oxyde n+ n+ QN constant le long de L
x QN charge de
L
canal

B
S G D VGS - VDS> VTn

2) zone triode
n+ QN (y) n+ QN fonction de y

B
S G D VDS = VGS - VTn = VDS sat

3) pincement
n+ n+ QN fonction de y et QN(y=L) = 0
QN (y) QN (y=L) = 0

S G D VDS > VGS - VTn = VDS sat

4) zone de saturation
n+ Xd n+
QN (y) QN fonction de y et QN(y=L) = 0
QN (y=Leff) = 0

B Leff = L-Xd

Les quations de courant en rgime statique (grands signaux)

W VDS
Dans la zone triode : ID = n Cox [(VGS VTn) - ] VDS avec VGS VDS > VTn
L 2

Ivan THOMAS 2005-2006 3 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Dans la zone de saturation :


W
ID = n Cox (VGS VTn) (1 + n VDS) avec VDS VDsat
2L
Dans les deux quations le terme n Cox dpend du process.
n est le paramtre de modulation de longueur de canal et vaut ~ 0,1.L avec n en V-1 et L en m

Transistor MOS canal n dpeuplement (dpletion) :


G
S D
grille n+ poly
oxyde
n+ n+

Canal N prform par


implantation ionique

Un canal N existe sous la grille et ce transistor conduit quand VGS > 0.


Si VGS < 0 , la grille polarise ngativement repousse les charges du canal n qui finit par
disparatre.
Ce transistor est peu utilis.

Transistor MOS canal P


S S
VSD

G B G
VG
VD
D D

-IDp (A) VSG = 1,5V

400 Zone triode


Zone de saturation
350

300
VSG = 1V

250

100 VSG = 0,5V

50 VSG = 0V

VSG = -0,5V

0 1 2 3 4 5
VSD (V)

Ivan THOMAS 2005-2006 4 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Paramtres des transistors MOS :

Dans la zone triode : W VDS


ID = Cox [(VGS VT) - ] VDS
L 2 ox 0
Cox est la densit de capacit (F/unit de surface) doxyde de grille Cox =
tox
est la mobilit des porteurs dans le canal (en cm/V*s).
VT est la tension de seuil.
VT = VT0 [ ( VBS ) - ]

est le potentiel de forte inversion en surface


est le paramtre de seuil de substrat, dpend du dopage sous la grille
VT0 est la tension de seuil pour VBS = 0 > 0 pour un NMOS enrichissement
< 0 pour un NMOS dpeuplement

< 0 pour un PMOS enrichissement


> 0 pour un PMOS dpeuplement
(2 q Na s 0) Na
= et = - UT log
Cox ni

Dans la zone de saturation :


Modulation de longueur de canal : ID

Idal : =0

VDS
1/
2. s. 0
q.Na
=
2L. [VDS (VGS VT )+ ]

Effet de canal court :


Le champ lectrique tangentiel E devient important sous VDS
Augmentation du taux de collisions et saturation de la vitesse des porteurs partir de Ec
avec Ec champ critique ~ 1,5 106 V/m

v = n . E vitesse des porteurs


La loi quadratique du courant dans la zone de saturation devient une loi linaire :

Ivan THOMAS 2005-2006 5 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

n.Cox
. W . (VGS VT ) = 1
2
ID = avec
2[1+.(VGS VT )] L L.Ec

Fonctionnement en faible inversion :

Si VGS < VT le transistor est bloqu, mais en fait ID nest pas nul et crot exponentiellement :

ID(uA)
Rgion
10 quadratique

0,1
Rgion forte
exponentielle inversion
10-3

10-5 faible
inversion
VGS
VT
kT
Si VBS = 0 et si VDS > 3UT ( UT = ~ 26 mV 300 K)
Q
W Kx (2 n UT)
ID = ID0 e (VGS VT) / (nUT) avec ID0 =
L q

Cette rgion de caractristique est utilisable pour des systmes trs faible consommation et
tensions dalimentation.
Elle permet des transconductances I D leves.
VGS
Par contre elle amne une faible linarit et une faible frquence de transition Ft
(proportionelle Id).

Modles des transistors MOS en rgime dynamique

Modle petits signaux :


Soit un transistor MOS avec un point de fonctionnement DC not Q auquel on ajoute des
petits signaux vgs, vds, vbs.
Le courant total de drain est alors :

iD = I D0 +id = I D0 + i d .vgs + i d .vds + i d .vbs


vgs vds vbs

id = gm vgs + gmb vbs + go vds go transconductance de sortie


gmb backgate transconductance
gm transconductance

Ivan THOMAS 2005-2006 6 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

W W
gm n Cox (VGS VTn) = ( 2 n Cox ID)
L L

n gm
gmb =
2 (- 2 p VBS)

go-1 = ro = VA avec VA la tension dEarly


ID
id
G D
gmvgs gmbvbs
ro

Le modle HF : G
Lignes
de

Source n+ Source n+

Lc Lc
Csb Cdb
recouvrement

Substrat type p

G Cgd D
gmvgs gmbvbs
Cgs ro

S Cdb
Cgb
Csb

B B

Ivan THOMAS 2005-2006 7 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

En zone de saturation
2
Cgs = WL Cox + WCov
3 Cgs : Capacit grille / source
Cov : capacit due aux recouvrements grille source et grille / drain
Cgd = W Cov

En zone triode :
W L Cox
Cgs = Cgd = + WCov
2
Cgb est fonction de la technologie : quelques fF

Exemple de valeurs : gm = 300 400 mho


(zone triode) gmb = 150 mho
ro ~ 200 K
Cox = 2 fF/m Cgs = 100 fF
Cov = 0,5 fF/m Cds ~ 100 fF

Schma quivalent HF pour un MOS canal P :

S
gmvgs gmbvbs
vsg Cgs ro
vsb Cgd
-id
G D

Cgb Csb Cdb

FT = 1 1
2 Cgs +Cgd +Cgb

Ivan THOMAS 2005-2006 8 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

I.2. Les transistors bipolaires (BJT)

C
VBC
I

B VCE
IB

VBE IE
E

Equations dEbers Moll quatre paramtres :

Ic = I F I R IF = IS [ eVBE/UT 1]
R
IE = - IF +IR IR = IS [ eVCE/UT 1]
F
IB = IF + IR F = F R = R
F R 1 F 1 R

IS courant de saturation
qDnni2
IS = A. avec A : aire de lemetteur
QB
Qb : densit volumique du nb datomes dopants dans la base
ni2 : la concentration des porteurs dans le silicium intrinsque
Dn : la constante moyenne de diffusion des lectrons dans la base
R gain en courant inverse en grands signaux
F gain en courant direct en grands signaux
kT
UT = ~ 26 mV 300K tension thermique
q

dans le transistor : IB + IC + IE = 0 et VCE = VBE - VBC

Valeurs typiques :
JS = 10-12 A/m densit de courant de saturation
IS = JS * A avec A surface dmetteur
IS (A) = 1012 1014
F
F = 0,99 et F = 100
1 - F
R
R = 0,3 et R = 0,43
1 - R

Ivan THOMAS 2005-2006 9 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Caractristique IC (VCE) pour un transistor npn :

IC (mA)

IB=0,04m
5 A

4
IB=0,03m
A
3

2 IB=0,02m
A

1 IB=0,01m IB=0
A

VCE
-8 -6 -4 -2 10 20 30 BV 40
CE0

IB=0 -0,02

IB=0,01m -0,04
A
IB=0,02m
A -0,06
IB=0,03m
A
-0,08

-0,10

Ivan THOMAS 2005-2006 10 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Fonctionnement en regime normal en mode statique (ou DC)

Aprs approximation des quations :


VCE
IC IS[ eVBE/UT 1 ] [ 1 + ]
VAF

VCE
IE IS[ eVBE/UT 1 ] [ 1 - ]
VAR
VAR tension dEarly (~ 200 V) ~ VAF

Fonctionnement en regime normal en mode dynamique (ou AC)

Soit un transistor avec un point de fonctionnement DC ( IC, IB, IE, VBE, VCE, VBC) auquel on
ajoute des petits signaux :

iC = IC + ic iB = IB + ib

vBE = VBE + vbe

Transconductance :

iC
Gm = et iC = IS e(VBE/Vth)
vBE
DC
IS IC q
gm = e(VBE/Vth) - = IC
Vth Vth kT

Rsistance dentre : au contraire des transistors MOS, il y a un courant dentre (courant


base iB ) non nul.

iB gm 0 Vth 0
r-1 = = => r = = avec 0 = F
vBE 0 IC gm
DC

vCE
(vBE/Vth)
Rsistance de sortie : i C = IS e (1 + )
VAn

iC 1 IC
-1 evBE/Vtn
ro = = IS ~
vCE VAn VAn
DC

Ivan THOMAS 2005-2006 11 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Modle petits signaux :

ib ic
B C
gmv
vbe v r ro Vc

ib ic
B C
ib
vbe rb ro Vc

Modle HF :

R B C R
B C
Ce gmvbe
rb Cb ro

RE CE CCS

Cb et Cc capacits de jonctions
R = .F . ro 1 < < 10 en fonction de la technologie

Valeurs typiques :
RB ~ RC ~ 100
RE ~ 1
Cjonct dpend de la polarisation et des dopages (C jonctions + C diffusions)

Relations utiles en premire approximation :

En BF : IC = F IB
IC IE si F >> 1
VCE
VBE/UT
I C = A Js [ e 1][1]
VAF
En HF les approximations sont plus dlicates, r (utiliser le thoreme de Miller ).

Ivan THOMAS 2005-2006 12 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

II. Les sources de courant et de tension

II.1. Les sources de courant transistors bipolaires

Transistor mont en diode :

+E +E
IO VBE
R
IB Q
IC
A A
IB IC
Q
R
VBE B
B

NPN PNP

E VBE
E = RIO + VBE => IO = = IC si IB << IC
R

Calcul de limpdance de source vue de AB en dynamique .


Schma quivalent :

io
A
iB
iB
rB rC ue rB rC

On met un gnrateur et on teint les sources sauf si elles sont commandes par un courant
ou une tension prsents dans le circuit : io provoque iB dans rB, il faut rtablir le gnrateur
contrl.
io = iB + iB + ic
io ue ue ue
iB ic io = + +
rB rB rc
ue r B iB r C
ue ue
io = (+1) +
rB rc

Ivan THOMAS 2005-2006 13 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

ue ue 1 rB
zs = = = rc >>
ue ue +1 1
io +1
(+1) + +
rB rc rB rc
rB
=> zs =
+1

Miroir de courant :

+E +E
Io
Is Q1 Q2
R
B
A
Is
R
Q1 Q2
NPN Io PNP

Si Q1 et Q2 sont identiques (mme surface dmetteur) :

Avec VBE commun,


IC1 = IS eVBE/UT = A Js eVBE/UT

IC1 Io et IC1 = IC2 => Is = IC2 Io

En tenant compte des courants de base de Q1 et Q2 :

Io = IC1 + IB1 + IB2


Io 2
=> Is = IC2 = Io = Io [ 1 - ]
1+ (2/) +2 +2

Si les surfaces dmetteurs sont diffrentes : Q1 surface A1 et Q2 surface A2


IC1
VBE/UT
IC1 = (A1)JSe => VBE = UT ln
(A1) JS
IC2
VBE/UT
IC2 = (A2)JSe => VBE = UT ln
(A2) JS
IC1 IC2 Io Is
= ou = A2
A1 A2 A1 A2 I = I
s o
A1

Ivan THOMAS 2005-2006 14 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Impdance de sortie :
vue de A
io A
B

ue rB1 rC1 rB2 rC2

io produit iB1 et iB2 => on met les gnrateurs contrls


io A
B
iB1 iB2
ue rB1 rC1 rB2 rC2

ue ue ue rB1
io = iB1 + iB1 + iC1 + iB2 = (+1) + + => zSA trs faible
rB1 rC1 rB2 +1

vue de B :

io

rB1 rC1 rB2 rC2


ue

zSB = rC2 (valeur moyennement grande)

Utilisation dans les circuits intgrs :

a) Pour polariser un tage :


+E

Q1 Q2 Q0 est polaris en courant Is par Q1, Q2 et R


Is
Si A1 = A2
B Io
Io E VEB2
A Is = avec Io =
Q0 uC R 1 + (2/) R
uB

Ivan THOMAS 2005-2006 15 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

b) Pour fabriquer une grande impdance dynamique :

Le collecteur de Q0 est charg en dynamique par rC1


uB rC0 rC1
iB iB = zC =
rB0 rC0 + rC1
iB uB
uB rB0 rC0 rC1 uC uC = - iB zC = - zC
rB0
uC zC
Gv = = -
uB rB0

Amliorations des sources de courant bipolaires :

Ajouter un gain en courant pour rduire leffet du courant de base :

+E
Is = IC2 = IC1

IB3 = Io Is et IE3 = (+1)IB3= (+1)(Io-Is)


R Is
IE3 = IB1 + IB2 = 2(Is/)
Io 2
Q3
Is( + + 1) = (+1)Io

Q1 Q2 Io Is + 2 2
Is = => = = 1 - 1 -
2 Io + + 2 + + 2
1 +
+

Montage Widlar : pour rgler le rapport Is/Io et augmenter zs


+E
VBE1 = VBE2 + R2 IC2
Is IC1 IC2
R1 UT ln - UT ln - R2 IC2 = 0
B
ISat1 ISat2

Si Q1 et Q2 sont identiques, ISat1 = ISat2


Q1 Q2
IC1 UT Io
UT ln = R2 IC2 ou Is = ln
IC2 R2 Is
R2
Si Io et Is connus, on calcule facilement R2.
Si Io et R2 connus, on dtermine Is par approximations
successives.

Ivan THOMAS 2005-2006 16 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Calcul de limpdance dynamique de sortie vue de B :

vs = rC2(is- iB) + (R2 // rB2)is (1)

is B
R2 iR2 = R2 (is + iB) = - rB2 iB
iB R2. is
rC2
iB = - (2)
rB2 + R2
vs R2
(1) et (2) vs = rC2(is + is) + (rB2 // R2)is
rB2 + R2
rB2 R2

iB rC2[rB2 + (+1)R2] + rB2R2


iR2
zsB =
rB2 + R2

Avec >> 1 et rC >> rB >> R2

R2
zsB rC2 [ 1 + ]
rB2 Bien suprieure rC2

Montage cascode:
on remplace R2 du montage prcdent par limpdance de sortie dune autre source de
courant:

+E

zsQ2 = rC2
R Is rB1
zsQ1 = ~ 0
1

Q1 Q2

zs 2 rC2
Q1 Q2

Ivan THOMAS 2005-2006 17 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Montage de Wilson :

+E Expression de Is en fonction de Io :

Is Io = IB3 + IC1 = IC3/ + IC1 = Is/ + IC1 = Is/ + IB1 (1)

R
IE3 = IC2 + IB2 + IB1 = IC1 + 2IB1 = IB1(+2) = Is + (Is/) (2)
Io 1 + (1/)
Q3 (2) => IB1 = Is (3)
+2
1 +1
(3) dans (1) => Io = Is [ + ]
Q1 Q2 +2

+ 2 +2 Is + 2
Io = Is [ ] =
+ 2 Io + 2 + 2

Is 2 2 E 2VBE
= 1 - 1 - Io =
Io + 2 + 2 R

rC3
Impdance de sortie : zs =
2

Ivan THOMAS 2005-2006 18 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

II.2. Sources de tension et de courant transistors MOS

Montage grille drain (rsistance MOS) :


D

G VDS VDS = VGS Le transistor fonctionne en zone de


saturation
On dit quil est diode connected
VGS
S

Schma quivalent en mode dynamique petits signaux :

vo 1
io = + gm vo = vo (gm + )
io rds rds

gmvgs vo 1 rsistance quivalente


vgs rds vo = en dynamique
io gm + 1/rds

avec gm >> 1/rds, req 1/gm

W
Or gm = n Cox (VGS VT) => rsistance ajustable par W/L
L

Rfrence de tension avec utilisation des MOS en rsistances contrles :


+E Si IP >>> I1 et IP >>> I2
IP
IP = K (W/L)T1 (V1 VT1) K= n Cox
T3
IP = K (W/L)T2 (V2 V1 VT2)
I2
IP = K (W/L)T3 (E V2 VT3)
T2
VT1 = VT0 car VBS1 = 0
I1 V2 VT2 = VT0 + ( (V1 + ) - ) car VBS2 0
VT3 = VT0 + [ (V2 + ) - ] car VBS3 0
T1
V1
Si E, , VT0 et sont connus, V1 et V2 sont donns en
fonction de (W/L)Ti, mais sont fonction de E.
On peut utiliser une source de courant pour gnrer IP

Ivan THOMAS 2005-2006 19 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Miroir de courant :

Si Q1 et Q2 sont identiques, de mme W/L => IS = I0


I0 IS
Si Q1 Q2 :
B I0 = K (W/L)Q1 (VGS VT) si petit

A Dans Q2 (mme VT si mme dopage) avec VGS commun :


Q1 Q2
IS = K (W/L)Q2 (VGS VT)
VGS
IS (W/L)Q2
=
I0 (W/L)Q1

Impdances vues de A et B en mode dynamique :

Vue de A : impdance faible reqA 1/gm

Vue de B : calcul partir du schma quivalent suivant :

B io
A
gmvgs gmvgs
vgs rds vgs rds vo

vo
= rds2 => reqB = rds2 (qq 100 k)
io

Source de Wilson MOS :

I1 = IP
I3 I2 = I1
IP
R0 I2 = I3

I3 =IP si tous les transistors sont identiques


Q3
I1 Calcul de la rsistance quivalente de source partir
I2 du schma quivalent ci dessous :
Q1 Q2 vo gm3
req = gm1 (R0//rds1) rds3
io gm2

Ivan THOMAS 2005-2006 20 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

io

gm3v3
v3 rds3

R0 vo

gm1v1 v1, v2 gm2v2


rds1 rds2

Calcul de Req : soit req1 = R0//rds1

vo v1 v1
io = + g3 v3 (1) = + g2 v2 (2) et v3 + v1 = - req1 g1 v1 => v3 = v1 ( - g1 req1 - 1) (3)
rds3 rds2

vo v1 vo v1 1
(3) et (1) => io = + g3 v1 ( - g1 req1 - 1) => - + g3 v1 ( - g1 req1 - 1) = v1 ( + g2 v2 )
rds3 rds3 rds3 rds2
rds3
vo = v1 [ + g2 rds3 + 1 g3 rds3 (-g1 req1 1)] (5)
rds2

vo rds3 + g2 rds3 rds2 + rds2 g3 rds3 rds2 (- g1 req1 1) g2 rds3 rds2 + g3 rds3 rds2 (g1 req1+1)
(5) et (2) => =
io 1 + g2 rds2 g2 rds2

vo g3 g3
= rds3 + rds3 (g1 req1+1) rds3 g1 req1
io g2 g2

Version MOS de la source de courant cascode :

IP
R0 IS g1v1 g2v2
v1 rds1 v2 rds2
R0

Q1 Q2
g3v3 g4v4
v3 rds3 v4 rds4

Q3 Q4

Ivan THOMAS 2005-2006 21 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Calcul de limpdance de source :

Soit vx la tension aux bornes de rds4 : vx = io rds4 = - v2 (1)

vo vx = rds2 (io g2 v2) = vo + v2 (2) (1) et (2) => rds2 [io (-rds4 io) g2] = vo io rds4

vo = io (rds4 + rds2 + rds2 rds4 g2) io rds2 rds4 g2 => req = rds2 rds4 g2

Montage cascode amlior :

Le montage cascode rduit la dynamique car Q2 et Q4 sont en zone de saturation (pour I


constant) et on pert bien plus que 2.VDSsat (tension de dchet). On cherche souvent diminuer
au maximum cette tension de dchet pour les montages utilisateurs rail to rail .
En sarrangeant pour que Q4 soit la limite de la saturation, on diminue la tension de dchet.

2 ID
Iref
IS Soit V = VGS VT =
n Cox W/L
2(V + VT)
VT 2V Ce montage donne un gain de VT sur la tension
Q1 Q2 de sortie par rapport un cascode classique.

Un exemple de ralisation pratique est le


V montage suivant :
V + VT Q4
Q3

Pour avoir VT + 2V sur la grille de


Q2 il faut :
Iref 2VT + 3V sur la grille de Q4
IS IS
Iref = I6 = K (W/L)6 (VGS6 VT)
2VT +3V Iref = I5 = K (W/L)5 (VGS5 VT)
2V 2V
Q4 VT +2V
Q6 Q2 Et VGS6 = VT + 2V
VGS5 = VT + V
=>
V
V + VT K(W/L)6 4V = K(W/L)5 V
Q5 Q1
Q3 1
(W/L)6 = (W/L)5
4

et (W/L)1 = (W/L)2
(W/L)3 = (W/L)4

Ivan THOMAS 2005-2006 22 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

II.3. Sources de courant indpendantes de la tension dalimentation :

Dans les montages prcdents le courant Is est fonction de la tension dalimentation.

Montage utilisant VBE en rfrence, mode auto polaris (le courant de rfrence dune
source de courant est celui de sortie de cette source) :

+E
Q3 et Q4 forment un miroir de courant avec IR = IC4 :
IC4 = IR = IC5 =IS
Q3 Q4 Q5
IC1 = IR implique VBE 0 et un courant dans R donc Q2
I conduit.
A
Q2 I IC1 = Isat [e VBE/UT 1] =>

Q1 IC1 IC2
VBE = UT ln [1+ ] = UT ln [1 + ]
VBE R Isat Isat

Et VBE = R IC2
Une solution graphique montre deux points de
fonctionnement stables :

VBE
R2 I2 I2
UT ln [1+ ]
Isat

0 I2
I20
A la mise sous tension, avec des courants Ic de quelques pico ampres, le gain est trs faible
et le montage se bloque au point de fonctionnement 0.
Il faut ajouter un circuit qui impose un courant I1 non nul la mise sous tension (circuit de
startup) :

Ivan THOMAS 2005-2006 23 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

+E

Q3 Q4 Q5
Rs A la mise sous tension, un courant i0
passe dans Rs, D1, Rx donc Q1 qui
D1 conduit et un mme courant est miroit
par Q3 Q4 Q5 pour arriver au point de
Is fonctionnement I20.
D2 Il y a alors aux bornes de Rx une tension
Rx I20Rx et il faut choisir Rx telle que D1 se
D3 bloque quand IC1 = I20 soit
Q2
4 VBE D4 RxI20 > 2VBE
Q1

D5 R2

Versions en transistors MOS de sources de courant indpendantes de E, auto polarises

Rfrence VBE dun transistor bipolaire :

+E

I
Iout
I

Iout = I = VBE/R

R
Q

Ivan THOMAS 2005-2006 24 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Rfrence VT dun transistor MOS :

+E

I Iout
I
2I
VGS1 = I*R = VT1 +
n Cox (W/L)
M1
VGS1 VT1 si I petit et W/L grand
VGS1 R
I = VT1/R

Ivan THOMAS 2005-2006 25 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

II.4. Sources de courant compenses en temprature transistors


bipolaires:

Elles utilisent comme rfrence une diode Zener ou un transistor polaris en inverse.

Exemple de montage rfrence par diode zener :

+E
+E

VR2 = Vz car Q7 Q6
VA = Vz + 2VBE
R1
Vz
Q1 Iout = Q1
R2
Vz D1
Iout Iout
VR2 R2 R2
Q4 Q4

Q5 Q2 Q Q5 Q2 Q

Montage utilisant comme rfrence une Mme montage en mode auto polaris
diode Zener (self biased) qui ncessite un circuit
bootstrap pour dmarrer au bon point de
fonctionnement.

Le courant dlivr par ces montages est indpendant des variations de temprature si le
coefficient de temprature de R2 est trs bon, ce qui nest pas le cas avec des rsistances
diffuses.
Un circuit de compensation diodes est alors utilis :

Ivan THOMAS 2005-2006 26 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

+E
Dans ce montage, Vz = R2Iout + (n+2)VBE
Q5 Q4 Pour atteindre une bonne compensation il est probable que n
soit un nombre rel non entier
Pour remplacer des diodes on utilise un circuit multiplieur
Q1 de VBE tel que ci dessous :

I I
R2

Dz

R1
Iout
Q V Pente :
1

R2 R1 + R2
Q2 Q3
0 R1 V
(1 + )VBE
R2

Ivan THOMAS 2005-2006 27 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

II.5. Les sources de tension transistors bipolaires :

Le but est dobtenir une tension stable malgr les variations de temprature.

La sensibilit la temprature doit tre trs faible. Elle est dfinie par :
do la sensibilit S de la fonction y par rapport une
d(log y) y/y T y variation de temprature de 1 :
y
ST = = = 1 y
d(log T) T/T y T S=
y T

Expression de VBE dun transistor en fonction de la tension de band gap :

Le courant IC dun transistor bipolaire peut sexprimer sous la forme :

IC = KT3 e VGO/UT e VBE/UT avec VGO tension de band gap ( 1,205V dans le silicium).

T = T0 : IC0 = KT03 e VGO/UT0 e VBE/UT0 et le rapport IC/IC0 sexprime par :

1 1 1 VBE0 1
- VGO [ - ] VBE [ - ]
IC T UT UT0 UT VBE UT0
= ()3 e e
IC0 T0

Do:
IC T0 T T T T
VBE = UT ln + 3UT ln + VGO (1- ) + VBE0 VGO (1- ) + VBE0
IC0 T T0 T0 T0 T0

Montage source de tension band gap :

Band Gap de Widlar


+E VS = IC2 R3 + VBE3 et VBE1 = VBE2 + R2 IC2

VBE1 VBE2 VBE R3


R4
IC2 = = => VS = VBE + VBE3
R1 R2 R2 R2

IC1 IC2
R3
VBE = UT ln - UT ln et si IS1 = IS2:
Q3 IS1 IS2
Q1 Q2 VS IC1
VBE = UT ln
IC2
R2 T T
VBE3 = VGO (1 - ) + VBE0
T0 T0

Ivan THOMAS 2005-2006 28 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

On reporte VBE3 dans lexpression de VS :


T T R3 IC1
VS = VGO (1 - ) + VBE0 + UT ln
T0 T0 R2 IC2
VS
Pour que VS soit stable en fonction des variations de temprature il faut que: = 0 soit
T

VGO VBE0 R3 UT IC1 T T R3


- + + ln = 0 soit VBE0 = VGO - VBE
T0 T0 R2 T IC2 T0 T0 R2

Et en reportant dans VS : VS = VGO = 1,205V

Ivan THOMAS 2005-2006 29 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

III. Les montages amplificateurs de base

III.1. Les amplificateurs un tage

Concepts gnraux des amplificateurs un tage :

Rs

+ Courant
_ vs dalimentation

vIN ISUP
+ iout = id
_ VBIAS iD

IN
Composant
IIN vou
actif RL

is Rs IBIAS

Si lentre est une tension, cette tension est la somme dune tension de polarisation VBIAS et
de la tension de source de signal vs avec sa rsistance de source Rs.
Le rle de la tension de polarisation est de provoquer dans le composant actif un courant gal
au courant de la source dalimentation, aucun courant ne circule alors dans la charge :
VBIAS => iD = ISUP => id = 0
Si on ajoute VBIAS la tension de signal, celle ci provoque des variations autour de ID
(iD=ID+id) alors que ISUP reste constant :
ID = ISUP iD = ID + id => iout = id courant de sortie de signal.

Si lentre est en courant, celui ci est la somme dun courant de polarisation IBIAS et dun
courant de source de signal is avec sa rsistance de source Rs .

Comme prcdemment :
IBIAS => ID = ISUP => id = 0 soit iout = 0
Quand on ajoute is, celui ci provoque des variations autour de ID:
ID = ISUP iD = ID + id => iout = id

RL est la rsistance de charge.

Les paramtres intressants sont :


La tension de sortie en petits signaux RL (sortie en circuit ouvert)
Le courant de sortie en petits signaux RL = 0 (sortie en court circuit)

Ivan THOMAS 2005-2006 30 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Les modles en quadripole :

Rs Rout Amplificateur de tension

+ + Av gain en tension en circuit ouvert


Rin rsistance dentre
vs vin Ri Avvin vout RL Rout rsistance de sortie
_ _ Rs rsistance de source de signal
RL rsistance de charge

iin iout Amplificateur de courant

Ai gain en courant en court circuit


Aiiin Rin rsistance dentre
is Rs Ri Rout RL Rout rsistance de sortie
Rs rsistance de source de signal
RL rsistance de charge

Rs iout Amplificateur transconductance

+ Gm transconductance en court circuit


Gmvin
Rin rsistance dentre
vs vin Ri Rout RL
_ Rout rsistance de sortie
Rs rsistance de source de signal
RL rsistance de charge

iin Rout Amplificateur transrsistance

+ Rm transrsistance en circuit ouvert


is Rin rsistance dentre
Rs Ri Rmiin vout RL Rout rsistance de sortie
_ Rs rsistance de source de signal
RL rsistance de charge

Ivan THOMAS 2005-2006 31 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Calcul de Av, Ai, Gm, Rm, Rin, Rout :

Amplificateur de tension :
+
Source parfaite, sortie ouverte
vt
Av vout
_ Av = vout/vt

Amplificateur de courant :

Source parfaite, sortie en court circuit


it Ai iout
Ai = iout/it

Amplificateur transconductance :
+
Source parfaite, sortie en court circuit
vt
Gm iout
_ Gm = iout/vt

Amplificateur transrsistance :

Source parfaite, sortie ouverte


it Rm vout
Rm = vout/it

Calcul de Rin :
it iin
Sources de signal idales, sortie
Av charge par RL
Ai
vin RL Rin = vin/iin
Gm
+ Rm
vt
_

Ivan THOMAS 2005-2006 32 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Calcul de Rout :
iout it
Av Sources de signal idales
attaquant la sortie, entre charge
Ai vout par Rs
Rs
Gm
Rout = vout/iout
Rm +
vt
_

Effet des rsistances de source et de charge :

Amplificateur de tension :
Rs Rout
Rin
+ + vin = vs
vs vin Ri Avvin vout RL Rs + Rin
_ _

RL
Il y a une dgradation du
Avvin gain en tension :
vout Rout + RL Rin RL
= = Av vout/vs < Av
vs vs Rs + Rin Rout + RL

Dans le cas idal o Rin >> Rs et RL >> Rout alors vout/vs Av (Rin trs grand et Rout trs
petit)

Amplificateur transconductance :

Rs iout
Rin
+ vin = vs
Gmvin
vs vin Ri Rout RL Rs + Rin
_

iout Rin Rout Il y a une dgradation de la transconductance


= Gm
vs Rs + Rin RL + Rout Dans le cas idal o Rin >> Rs et RL << Rout

alors iout/vs Gm

Ivan THOMAS 2005-2006 33 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

III.2. Les amplificateurs de base transistors bipolaires

Montage collecteur commun (en rgime dynamique) :

+E vs 1
av = = 1
ve rb + RS
+ 1
(+1)(R3//ro)
Rs
Q
Ze = rb + (+1)(ro//R3//RL) trs grande
+
Ve RS + rb 1 RS
_ R3 RL vs Zs = +
+1 gm
+
VBIAS En rsum :
_ gain en tension : 1, pas de dphasage
Ze trs leve
Zs trs petite

Montage metteur commun :


+E

vs (R3//ro)
R3 av = = - = -gm (R3//r0)
ve rb
gain en tension lev, dphasage de
Rs
Q ai = F
+
Ve RL Ze = rb moyenne faible
_
vs Zs = R3//ro leve
+
VBIAS
_

Ivan THOMAS 2005-2006 34 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Montage metteur commun contre raction dmetteur :


+E Si on nglige ro du transistor les expressions du gain , de
Ze et de Zs se rduisent :

R3 vs R3 gain en tension rduit par


av = = - rapport au montage metteur
ve rb + (+1)R4 commun
Rs
Q Ze = rb + (+1)R4 mais rsistance dentre
+ vs augmente de (+1)R4
Ve RL
Zs = R3// r0 (1+gm.R4)
_ R4
+
VBIAS
_

Montage base commune :


+E
vs .R3//r0
av = = - = -gm. R3//r0
R3 ve rb

+ ai = gm.rb 1
Ve
_ Q rb
Ze = trs faible
+ C vs RL +1
VBIAS ve
R4 Zs = R3
_

Montage Darlington ou super :


Transistor quivalent avec pseudo base, pseudo
C collecteur et pseudo metteur, de gain (si on
B Q1 nglige les ro de chaque transistor) :
Q2
= 12 et de schma quivalent simplifi :

ib E ic
Avec
ib rb = rb1 + (1+1)rb2
rb

Ivan THOMAS 2005-2006 35 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Montage cascode :

association dun tage metteur commun suivi dun tage base commune :

+E
Si R infinie, on a :

R Av = gm ro2

Ze = rb

Q2 Zs = 0.ro2

vs
Vbias
Q1
ve

Montage Push Pull et driver :


+E
Ibias polarise les deux diodes au seuil de conduction,
elles compensent VBE1 et VBE2.
Ibias
Q0 est charg par limpdance de sortie de la source
Ibias qui doit tre grande pour avoir un grand gain en
tension (montage metteur commun).
Q1 Q1 et Q2 conduisent alternativement, chacun en
mode collecteur commun (faible impdance de
sortie).

Q2 RL
vs
Q0
ve
-E

Ivan THOMAS 2005-2006 36 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

III.3. Les amplificateurs de base transistor MOS

Source commune (emetteur commun en bipolaire) :

+E +E
iOUT = IOUT + iout
iSUP ISUP
vOUT = VOUT + vout

iOUT
Rs Rs

+ +

vs VBIAS
VOUT RL _ VOUT
_

+
VBIAS Equivalent pour analyse en grands signaux
_

ID (mA)
VBIAS = 4V

1,00

0,75

VBIAS = 3V

0,50

VBIAS = 2,5V
0,25

VBIAS = 2V

1 2 3 4 5 VDS (V) = VOUT

Ivan THOMAS 2005-2006 37 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

VOUT en V
La source ISUP est courant constant et VOUT =
VDS
Cut-off Zone Forward Zone
Caractristique VOUT (VBIAS) ID constant
E

3V
Rgion de grand gain

Zone triode
VBIAS en V
2,5

W
ID = nCox(VGS VTn) (1 + nVDS) VDS > VDsat : zone de saturation
2L

Si on nglige leffet de modulation de longueur de canal (n= 0) :

W ISUP
ID = ISUP = nCox(VBIAS VTn) => VBIAS = VTn +
2L (W/2L)nCox

Analyse dynamique en petits signaux partir du schma quivalent:

iout
gmvgs
vgs ro roc vout Calcul
de Gm

Gm = iout/vgs = gm si ro et roc avec gm = 2(W/L)nCoxID


Rin =
Rout = ro // roc avec ro = 1/(nID) = VA
ID

En utilisant le thorme de Thvenin on trouve le gain en tension Av :

iout Rout iout

+
Gmvin Avvin
vin rout vout vin vout
_

Av = -GmRout

Ivan THOMAS 2005-2006 38 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Influence des paramtres :

Paramtres Paramtres du circuit Pour augmenter les paramtres


du circuit il faut faire varier les
transistor Av Gm Rin Rout paramtres transistor suivant le
-gm(ro//roc) gm ro//roc tableau ci contre.

ISUP _

W _ _

n Cox _ _

1/n L _

Montage amplificateur grille commune (base commune en bipolaire) :

+E +E

iSUP ISUP

iout IOUT

-E -E

RL

IBIAS
i Rs IBIAS
-E
Equivalent pour analyse en grands signaux
-E
IOUT + IBIAS + ISUP = 0 IOUT = - IBIAS - ISUP

W
ID = ISUP = nCox(VGS VTn) (1 + nVDS)
2L
ISUP
Avec n= 0 et VG = 0, soit VGS = - VS : VS = - VTn -
(W/2L)nCox

Comme VS VB alors VTn est fonction de VS : VTn = VTnO + n[(VSB-2p) - (-2p)]

Ivan THOMAS 2005-2006 39 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Schma quivalent dynamique petits signaux :

Gain en courant
iout

gmvgs -gmbvsb
vgs ro
iout = - it

=> Ai = -1
roc
it

Rsistance dentre iout

gmvgs -gmbvsb
vgs ro

roc RL
vt it

Remarques : vgs = vt et vsb = - vt (vg = 0)


RIN = vt/it vt it(roc//RL) 1 + ((roc//RL)/ro)
it = gmvgs + gmbvt + RIN =
ro gm +gmb + (1/ro)

ro >> RL et ro >> (1/(gm+gmb)) do: 1


RIN =
gm + gmb
Rsistance de sortie :

gmvgs -gmbvsb
vgs ro

Vt
roc
it
Rs VS

Ivan THOMAS 2005-2006 40 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

vt - vs
vs = itRs it = vs/Rs = -gmvs gmbvs +
ro
vt vt ro
vs = = itRs => Rout = = Rs( + gmro + gmbro + 1)
ro((1/Rs) + gm + gmb + (1/ro)) it Rs
ro
Rout = roc // ( + gmro + gmbro + 1)Rs
Rs

Avec gm >> gmb et ro >> Rs Rout roc // (1+gmroRs)ro

Le schma quivalent se rduit donc :

iin iout

1 -iin
roc//(1+gmroRs
gm + gmb

Ce circuit est un buffer de courant faible rsistance dentre, gain 1 et grande rsistance de
sortie. De plus il ne prsente pas de feed-back HF entre - sortie

Montage drain commun (collecteur commun en bipolaire) :

+E +E
iOUT
Rs -E
-E
+ VOUT
+
vs vOUT VBIAS ISUP
_ RL _
iSUP
+
VBIAS -E
_
-E Schma quivalent pour analyse en grands
signaux

Vout = VBIAS VGS avec


ISUP
VGS = VTn +
(W/2L) n Cox

dcalage de tension dun VGS


Schma quivalent dynamique petits signaux :

Ivan THOMAS 2005-2006 41 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Gain en tension
vsb = vout

vgs + vout vt = 0
gmvgs -gmbvsb
vgs ro vgs = vt - vout
+
vt

roc vout RL

vout 1
gmvgs gmbvout - = 0 gmvgs = vout(gmb + )
ro//roc // RL ro//roc // RL

1 1
gm(vt vout) = vout(gmb + ) gmvt = vout (gm + gmb + )
ro//roc // RL ro//roc // RL

vout gm gm
Av = =
vt gm + gmb + (1/( ro//roc // RL)) gm + gmb

Rsistance dentre : infinie

Rsistance de sortie :

gmvgs -gmbvsb
vgs ro
Il ny a pas de courant dans Rs
Rs
donc vgs = vt
vt it
roc RL

1 vt 1 1
it = gmvt + gmbvt + vt => = Rout si RL
ro//roc it gm + gmb + (1/( ro//roc // RL)) gm + gmb

Si RL infinie, le schma quivalent se rduit :

Ivan THOMAS 2005-2006 42 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

1

gm + gmb

gm
vin vin vout
gm + gmb

Utilisations :
- suiveur en dynamique : grande impdance dentre, gain en tension proche de 1
- dcalage de tension dun Vgs en statique

Ivan THOMAS 2005-2006 43 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

III.4. Tableau rcapitulatif des montages amplificateurs un transistor

Transistor MOS

Type Utilisation Paramtre de Rin Rout


gain

Trans- Gm = gm ro // roc
Source conductance
commune Buffer de
tension Av = -gm(ro//roc) ro // roc

Grille Buffer de Ai = -1 1 / (gm + gmb) (ro + gmroRs) // roc


commune courant

Drain Buffer de Av = gm / (gm + 1 / (gm + gmb)


commun tension gmb)

Transistor bipolaire

Type Utilisation Paramtre de Rin Rout


gain

Emetteur Trans- Gm = gm r ro // roc


commun conductance

Emetteur Trans- Gm = gm / (1 + r + RE ( 1+ ) ro(1+ gmRE) // roc


commun conductance gmRE)
dgnr controle
Base Buffer de Ai = -1 1 / gm ro [1+ gm(r//Rs)]//
commune courant roc

Collecteur Buffer de Av = 1 r + RE ( 1+ ) Rs/ + 1/gm


commun tension

Ivan THOMAS 2005-2006 44 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

IV. Les amplificateurs diffrentiels

IV.1. Amplificateur diffrentiel transistors bipolaires :


Lentre et la sortie de ce montage sont La figure b) dcrit le montage a) en mode
diffrentiels purement diffrentiel cest dire en liminant le
+E signal dentre de mode commun :

RL RL
+E

vs RL RL

Q1 Q2
ve Q1 Q2
vs1 Vs2
ve/2 -
RE RE
a) b)

-E -E

Etude en petits signaux


Les deux transistors sont supposs parfaitement identiques.
Si on nglige ro pour chaque transistor, le schma quivalent en petits signaux est :

gmv gmv
ve/2 rB RL RL rB -ve/2
v v
vs1 vs2

i1 i2

vx RE

Le montage tant totalement symtrique, i1 = - i2 et il ne circule aucun courant dans RE,


do vx = 0, les metteurs des deux transistors sont relis une masse dynamique virtuelle.
ve
Pour Q1 : v = ve/2 et vs1 = - gm v RL = - gm RL
2 ve
Pour Q2 : v = - ve/2 et vs2 = - gm v RL soit vs2 = gm RL
2
La tension de sortie diffrentielle est vsd = vs1 vs2 = - gm ve RL

Ivan THOMAS 2005-2006 45 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs


Le gain diffrentiel est : AVD = vsd/ve = - gm RL = - RL
RB

En sortie non diffrentielle (single ended) :

vs2 gm RL ve/2 gm
Avse (Q2) = = = RL = Avsd/2 En mode single ended, le gain est
ve ve 2 divis par 2 par rapport au mode
diffrentiel
vs1 - gm RL ve/2 gm
Avse (Q1) = = = - RL = - Avsd/2
ve ve 2

Etude en mode commun : le mme signal commun est appliqu aux deux entres. Le schma
quivalent prcdent devient :

gmv gmv
vec rB RL RL rB vec
v v
vs1 vs2

i1

vx RE

Le montage tant totalement symtrique, i1 = i2 => vec = v + i1 + i2 = v + 2 i RE


Si on nglige le courant dans rB vis vis de gm v :

vec = v (1 + 2 gm RE)
vs1 - gm RL vs2 Gain en mode commun en sortie
vs1 = - gm v RL => = = single ended.
vec 1 + 2 gm RE vec

En mode commun et sortie diffrentielle :

vsd = vs1 vs2 = 0 Le gain de mode commun est nul en sortie diffrentielle.

Ivan THOMAS 2005-2006 46 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Etude en mode compos (cas gnral):

Tout signal diffrentiel peut sexprimer sous la forme somme dun signal purement difrentiel
et dun signal mode commun :
ve1 + ve2
vec = composante de mode commun
2

ved = ve1 ve2 tension diffrentielle dentre


ved ve1 ve2 ve1 + ve2
Chaque entre spare voit : + vec = +
2 2 2

ve1 + ve2 ve1 ve2


vs1 = Avcm + Avdiff Sortie single ended de Q1
2 2

ve1 + ve2 ve1 ve2


vs2 = Avcm - Avdiff Sortie single ended de Q2
2 2

vsd = vs1 vs2 = Avdiff (ve1 ve2) Sortie diffrentielle qui limine le mode commun

Rapport de rjection de mode commun (CMRR) :

Cest le rapport (exprim en dB) entre le gain diffrentiel et le gain de mode commun :

Avdiff
CMRR = = 1 + 2 gm RE
Avcm

Ivan THOMAS 2005-2006 47 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

IV.2. Les amplificateurs diffrentiels transistors MOS

Les amplificateurs diffrentiels ont la particularit de namplifier que le contenu


diffrentiel de la tension dentre et de rejeter la tension de mode commun.

Structure : +E +E

RD RD RD RD
2RS
vod vod
- + - +
vid + RS RS
-E -E -E -E

- +vid/2 -vid/2
IBIAS IBIAS

-E -E

Les deux schmas ci-dessus sont quivalents, celui de droite fait apparatre la symtrie
complte de lamplificateur diffrentiel.

Schma quivalent en petits signaux en mode diffrentiel :

vgs
vid/2 vgs gmvgs -gmbvsb ro ro -gmbvsb gmvgs
-vid/2
RD RD

A
i1 i2
Comme les deux vgs sont gales et rob vo1 = gm(vid/2)(ro//RD)
de sens opposs, i1 = -i2 et il ny a vo2 = -gm(vid/2)(ro//RD)
pas de courant dans rob, donc pas de
tension aux bornes de cette vod = vo2 vo1 = -gmvid(ro//RD)
rsistance => le point A est une
masse virtuelle. Avdm = -gm(ro//RD)

Ivan THOMAS 2005-2006 48 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Schma quivalent en petits signaux en mode commun :


On applique vic sur chaque transistor => i1 = i2 =i

Reprsentation dun seul tage :

vgs gmvgs ro
vic vo1
vgs = vic 2robi0
i0 RD
i0 = - vo1/RD
2rob
i0 = gmvgs + (vo1 2robi0)/ro

vo1 vo1 vo1 2rob vo1


- = gm(vic + 2rob ) + +
RD RD ro ro RD

1 2gmrob 2rob 1
vo1 ( + + + ) = -gmvic
ro RD roRD RD

vo1 1 1 RD
= -gm = -gm = -gm
vic 1 rob 2rob 1 rob 1 1 + 2gmrob
+ 2gm + + 2gm +
ro RD roRD RD RD RD

RD Adm
Avcm= -gm = si ro trs grand
1 + 2gmrob 1 + 2gmrob

Rapport de rjection de mode commun:

Avdm
CMRR = = 1 + 2gmrob
Avcm

Ivan THOMAS 2005-2006 49 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Rsistance dentre diffrentielle et rsistance de sortie diffrentielle :

Le modle quadriple en mode diffrentiel est :

Rod

vid Rid Admvid vod

Schma quivalent dun demi circuit :

it Rappel :
En mode diffrentiel la
gmvt/2 rsistance commune dans
vt/2 ro RD vod/2 vt/2 les sources na pas de
tension aux bornes, le point
A est une masse virtuelle

Rin = vt/it =

Rout = vt/it = vod/it avec vod/2 = it(ro//RD) => Rout = 2 (ro//RD)

Influence des rsistances de source et de charge:

Modle quadriple avec RS et RL :

2RS Rod

vid Rid vd Admvd 2RL vod

vod Rid 2RL


= ()(-gmRD//ro)()
vid Rid + 2RS Rod + 2RL

Avec des transistors MOS Rid = donc le 1er terme vaut 1,


Vu prcdemment Rod = 2(RD//ro), do :

vod RL RL
= -gm RD//ro () = Avdm ()
vid RD//ro + RL RD//ro + RL

Ivan THOMAS 2005-2006 50 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

IV.3. Rponse en frquence des amplificateurs diffrentiels

Rponse en frquence en mode diffrentiel:

On utilise le schma quivalent en petits signaux dun demi-circuit :

RS Cgd

gmvgs
vid/2 Cgs ro RD vod/2
vgs

Pour simplifier ce schma quivalent (prsence de Cgd) lapproximation de Miller permet de


calculer une capacit quivalente Cgd :

C
CM = C(1-Av)

Gain en tension Gain en tension


Av CM Av

La capacit de Miller quivalente Cgd devient CM = Cgd(1 + gmRD//ro) et le schma


quivalent du demi circuit :

RS

gmvgs
vid/2 ro RD vod/2
vgs Cx

Avec Cx = CM + Cgs = Cgd(1 + gmRD//ro) + Cgs

La rsistance parallle Rx vue de Cx est RS//Rin, or Rin = donc Rx = RS, la constante de


temps de ce systme est = RSCx = RS[Cgd(1 + gmRD//ro) + Cgs]

Gain en tension en fonction de la frquence :

vod 1
= -gm(RD//ro)
vid 1 + jRS[Cgd(1 + gmRD//ro) + Cgs]

Ivan THOMAS 2005-2006 51 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Frquence de coupure 3dB du gain diffrentiel :

3dB 1
F3dB = =
2 2 RS[Cgd(1 + gmRD//ro) + Cgs]

Rponse en frquence en mode commun :

Comme prcdemment on utilise le schma quivalent petits signaux pour un demi circuit :

RS Cgd

gmvgs
Cgs ro
vgs
RD voc
vic

2rob Cs/2

voc -gm(RD//ro)
En basse frquence le gain de mode commun est : < 1
vic 1 + gm 2rob

lapproximation de Miller sur Cgd est ngligeable et leffet prpondrant sur la


rponse en frquence est du Cs :

2rob voc -gm(RD//ro)


Zs = => =
1 + jrobCs vic 1 + gmZs

voc RD//ro RD//ro


Pour |gmZs| >>1 = - (1 + jrobCs)
vic Zs 2rob

=> Le gain en tension en mode commun augmente avec la frquence, du leffet de Cs,
le rapport de rjection de mode commun diminue avec la frquece.

Ivan THOMAS 2005-2006 52 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

|Avdm|
en dB
gm (RD//ro)
-20dB/dcade

= 2f

|Avcm|
en dB

+20dB/dcade

RD//ro

2rob
= 2f

CMRR
en dB
2gmrob -20dB/dcade

-40dB/dcade

1 1 = 2f

robCs robCx
Evolution du gain mode diffrentiel, du gain en mode commun et du rapport de rjection de
mode commun en fonction de la frquence.

Ivan THOMAS 2005-2006 53 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Sortie single ended :

Utilisation en entre diffrentielle et sortie single ended :

-
Comme dj vu avec les amplificateurs
diffrentiels bipolaires :
vi1
+ vo = Avcmvic Avdm(vid/2)
vo
vi2

vo Avdm RD//ro
Pour un signal dentre purement diffrentiel : = - = gm
vid 2 2

vo -gm(RD//ro )
Pour un signal purement mode commun :
= Avcm =
vic 1 + 2gmrob

1 + 2gmrob En mode de sortie single ended le gain diffrentiel et le


=> CMRR = rapport de rjection de mode commun sont diviss par
2 deux par rapport au mode de sortie diffrentielle.

Ivan THOMAS 2005-2006 54 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

IV.4. Amplificateur diffrentiel aliment par un miroir de courant :

Avec sources idales :

+E

IBIAS /2 IBIAS /2
On assume que les grands signaux
aux entres I1 et I2 sont nuls et
que seuls les petits signaux vi1 et
M1 M2 vi2 sont appliqus aux entres.
vo1 vo2 Si les sources IBIAS/2 sont ralises
par des rsistances, alors

+vi1 +vi2 Gdm = - gm/2


IBIAS

-E

Avec miroir de courant :

+E
Les transistors M1, M2, M3, M4
iD3 iD4 sont identiques.
M3 M4
id1 = IBIAS/2 + gmvgs1
io
iD1 iD2
id3 = IBIAS/2 + gmvgs1
vo
M1 M2
id4 = IBIAS/2 + gmvgs1
vgs1 vgs2 vi2 id2 = IBIAS/2 + gmvgs2
vi1
IBIAS
rob

-E

io = iD2 iD4 = iD2 iD1 car iD4 = iD3 = id1 (miroir de courant)

io = gmvgs2 gmvgs1 = gm(vgs2-vgs1) or vid = vi2 vi1 = vgs2 vgs1

io = -gmvid soit Gm = io/vid = -gm

Ivan THOMAS 2005-2006 55 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Analyse en petits signaux : calcul de la transconductance (on court circuite la sortie de


courant)

gm3vgs3 vgs4 gm4vgs4


ro3 vgs3 ro4

io3 io io4
io1 io2

gm1vgs1 gm2vgs2
vgs1 ro1 ro2 vgs2

+vid/2 rob -vid/2

vic

Expression de la transconductance : Gdm = io/vid

io1 = io3 = gm3vgs3 + vgs3/ro3 gm3vgs3 si on nglige ro3 => vgs3 = io1/gm3

io = io2 io4 io2 gm4vgs4 comme vgs3 = vgs4

=> io = io2 io4 = io2 io1gm4/gm3

Si gm3 = gm4 et en ngligeant ro1, ro2, ro3 :

io = gm2vgs2 gm1vgs1 = gm(vgs2- vgs1) si gm1 = gm2 = gm3

Comme vid = vgs1 vgs2, io = - gmvid => Gdm = io/vid = -gm

Rsistance de sortie en mode dentre diffrentielle, sortie single ended et ampli diffrentiel
aliment par un miroir de courant .
Dans le schma quivalent prcdent, on applique la sortie un gnrateur de test et on court
circuite lentre diffrentielle, ce qui donne le schma suivant :

Ivan THOMAS 2005-2006 56 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

gm3vgs3 vgs4 gm4vgs4


ro3 vgs3 ro4

io3 io4 it
io1 io2

vt
gm1vgs1 gm2vgs2
vgs1 ro1 ro2 vgs2

vx rob

La rsistance de sortie est : Rod = vt/it


vt - v x
it = io2 io4 = (-gm2vx + ) (gm4vgs4 vt/ro4) EQ1
ro2
- vgs3 - vx
io1 = - gm1vx + = io3 = gm3vgs3 +vgs3/ro3 = vgs3 (gm3 + 1/ro3)
ro1

vgs3 (gm3 + 1/ro3 + 1/ro1) = - gm1vx vx/ro1 1/ro3 et 1/ro1 <<< gm3
gm1 vx
vgs3 = - vx - = vgs4 on reporte ce rsultat dans EQ1
gm3 gm3ro1

vt - v x gm1 vx vt
it = (-gm2vx + ) [ gm4(- vx - ) - ]
ro2 gm3 gm3ro1 ro4

it = vx (-gm2 1/ro2 + gm1gm4/gm3 + gm4/gm3ro1) + vt ( 1/ro2 + 1/ro4)

Si gm2 = gm1 et gm4 = gm3 et ro2 = ro1 alors it = vt ( 1/ro2 + 1/ro4) =>

Rod = ro2 // ro4

Ivan THOMAS 2005-2006 57 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

V. Amplificateurs plusieurs tages

Amplificateurs de tension :

Paramtres caractristiques
Rin trs leve
Rout trs faible
Av lev

Association de deux tages source commune cascads :

Rs

gm1vin1 gm2vin2
vs vin1 ro1//roc1 vin2 ro2//roc vout RL

vin2 = -gm1vin1(ro1//roc1)
vout = -gm2[-gm1vin1(ro1//roc1)](ro2//roc2)
vout = gm1gm2(ro1//roc1)(ro2//roc2)vin1

vin1 = vs

vout
= gm1gm2(ro1//roc1)(ro2//roc2)
vs

v = gm1gm2(ro1//roc1)(ro2//roc2)

Rin=

Rout = ro2//roc2 Cette valeur est encore assez grande. Un troisime tage buffer de tension
faible Rout permettrait une meilleure transmission de la tension aux tages suivants.

Rs ro2//roc2 1/(gm3+gmb3)

vin Avvin vin3 vin3 vout RL

Ivan THOMAS 2005-2006 58 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

Amplificateur transconductance :

Il est caractris par


Rin trs leve
Rout leve
Gm leve

Ralisation par association de deux tages source commune cascads :

Rs

gm1vin1 gm2vin2 iout


vs vin1 ro1//roc1 vin2 ro2//roc2 vout

vin2 = -gm1vin1(ro1//roc1) = -gm1 (ro1//roc1) vin1

iout = gm2vin2 = -gm1gm2 (ro1//roc1) vin1

iout
= -gm1gm2(ro1//roc1) = Av1Gm2
vs

Rin =
Rout = ro2//roc2

Pour avoir Rout trs leve on ajoute un tage buffer de courant ( grille commune)

Rs iin3 iout

Av1Gm2vin1 -iin3
ro2//roc2 1/gm3 R
vs vin1

Rs3 = ro2//roc2 R = (ro3+gm3ro3Rs3)//

Rout = [ro3 + gm3ro3(ro2//roc2)]//roc3


gm3ro3(ro2//roc2)//roc3

iout = -iin3
iin3/gm3 1
Av1Gm2vin1= iin3 + = iin3 ( 1 + )
ro2//roc2 gm3ro2//roc2

iin3 1 gm3(ro2//roc2)

Ivan THOMAS 2005-2006 59 /60 Polytech Orlans


Les blocs de base pour la conception des circuits intgrs

= Av1Gm2 - Av1Gm2
vin1 1 + [1/gm3(ro2//roc2)] gm3(ro2//roc2) + 1

ro2//roc2
Gm = Av1Gm2()
ro2//roc2 + 1/gm3

Amplificateurs couplage direct

Analyse en grands signaux

Exemple dtages Drain Commun et Collecteur Commun dont chaque sortie est prvue
Vcc/2 en rgime continu :

En composants discrets avec liaison capacitive :

+5V +5V

4V Q Avec :
2,5V 3,2V
VBE = 0,7V
2,5V VGS = 1,5V
ISup1 ISup2

En circuit intgr il est difficile de raliser des capacits de liaison de forte valeur : ncessit
dun couplage direct entre tages et utilisation de sucessions de NMOS / PMOS et de
NPN / PNP comme dans lexemple :

+5V +5V +5V +5V

ISup1

4,7V Q Q
3,2V 3,2V
2,5V 2,5V
ISup1 ISup2 1,7V ISup2

Ivan THOMAS 2005-2006 60 /60 Polytech Orlans