Sumrio

Introduo 5

Amplificao com FET 6

Polarizao do FET 6
Polarizao do terminal dreno 7
Polarizao do terminal porta 7

Estgio amplificador com FET 8

Princpio de funcionamento 9

Caractersticas dos estgios amplificadores a FET 12

Impedncia de entrada 12
Ganho de tenso 13

Apndice 15

Questionrio 15

Bibliografia 15
 Espao SENAI

Misso do Sistema SENAI

Contribuir para o fortalecimento da indstria e o desenvolvimento

pleno e sustentvel do Pas, promovendo a educao para o trabalho e a
cidadania, a assistncia tcnica e tecnolgica, a produo e disseminao
de informao e a adequao, gerao e difuso de tecnologia.
Srie de Eletrnica

Introduo
A principal caracterstica de um transistor de efeito de campo reside em
sua altssima impedncia de entrada. Essa caracterstica torna os FETs
praticamente ideais para a utilizao em amplificadores de entrada em
receptores de rdio, osciloscpios, multmetros e outros instrumentos de
preciso.

Este fascculo trata das tcnicas de polarizao e de amplificao

empregando o FET, juntamente com uma anlise comparativa do
comportamento de circuitos empregando tais dispositivos em relao queles
baseados no transistor bipolar.

Para a boa compreenso do contedo e desenvolvimento das

atividades contidas neste fascculo, o leitor dever estar
familiarizado com os conceitos relativos a:

Transistor bipolar: ponto de operao

Transistor de efeito de campo.

5
 Amplificao com FET

Amplificao com FET

A amplificao de sinais em situaes que demandem uma alta
impedncia de entrada uma das aplicaes mais importantes dos transistores
de efeito de campo, citando-se por exemplo:

Entrada de sinal em osciloscpios.

Estgio inicial de sintonizadores de FM.

POLARIZAO DO FET

As condies de funcionamento do circuito amplificador so

determinadas pela forma de polarizao do FET. Na anlise a seguir, considera-
se como exemplo a polarizao de um n-JFET em um circuito na configurao
fonte comum, mostrada na Fig.1.

Fig.1 Circuito amplificador a FET na configurao fonte comum.

6
Srie de Eletrnica

POLARIZAO DO TERMINAL DRENO

A operao normal do n-JFET obtida quando o terminal dreno mantido

a um potencial positivo em relao ao terminal fonte. Um resistor de dreno RD
em conjunto com uma fonte de alimentao pode ser utilizado para este fim, na
forma mostrada na Fig.1. O resistor RD assume um papel semelhante quele
desempenhado pelo resistor de coletor em circuitos que utilizam transistores
bipolares.

POLARIZAO DO TERMINAL PORTA

Em condies normais de operao do n-JFET o terminal G fica

submetido a um potencial inferior quele do terminal S. O mtodo mais usual
para obteno dessa relao entre potenciais, denominado de autopolarizao
ou polarizao por fonte, ocorre naturalmente pelo uso dos resistores RG e RF,
mostrados na Fig.1.

O resistor RG no circuito das Figs.1 e 2, de alta resistncia de forma a

preservar a alta impedncia de entrada do JFET. Assim a tenso e corrente
atravs de seus terminais so muito pequenas. Nessas condies, o terminal
porta pode ser considerado praticamente aterrado, ou seja,

VG 0 V

Fig.2 Circuito da Fig.1 com os parmetros eltricos estabelecidos sobre os

resistores RG e RF.

7
 Amplificao com FET

Como ilustrado na Fig.2, a corrente ID provoca uma queda de tenso

atravs do resistor RF, tornando o terminal S positivo em relao ao terra. Como
o terminal G est praticamente aterrado, conclui-se que o terminal S fica assim
mantido a um potencial superior quele do terminal G. Esse o efeito de
autopolarizao, mencionado anteriormente.

ESTGIO AMPLIFICADOR COM FET

O circuito completo de um estgio amplificador utilizando o dispositivo

n-JFET composto da fonte de alimentao, juntamente com os resistores de
polarizao e os capacitores de acoplamento e desacoplamento, conforme
ilustrado na Fig.3.

Fig.3 Estgio amplificador empregando um n-JFET.

Os capacitores de entrada e sada, CE e CS, respectivamente, no so em

geral do tipo eletroltico devido s altas impedncias de entrada e sada
associadas ao dispositivo FET. O capacitor que pode ser do tipo eletroltico no
circuito da Fig.3, aquele designado por CF , utilizado no desacoplamento do
terminal fonte.

Esquemas semelhantes quele mostrado na Fig.3 podem ser utilizados

para a implementao de estgios amplificadores baseados em dispositivos p-
JFET e MOSFET do tipo depleo, canais p e n.

Dispositivos MOSFET do tipo enriquecimento exigem o emprego da

tcnica de polarizao com divisor de tenso, devido ao princpio de operao
peculiar daquela classe de dispositivos. Os diagramas de circuito normalmente

8
Srie de Eletrnica

utilizados para dispositivos MOSFET canal n e canal p, esto representados na

Fig.4.

Fig.4 Diagramas de circuito para estgios amplificadores baseados em

dispositivos:(a) MOSFET canal n, (b) MOSFET canal p.

Para os circuitos mostrados na Fig.4, o valor da corrente quiescente IDQ

estabelecido pela escolha dos valores de resistncia RG1, RG2 e RF.

PRINCPIO DE FUNCIONAMENTO

O princpio de funcionamento de qualquer estgio amplificador com FET,

pode ser analisado com base no circuito configurado com dispositivo do tipo n-
JFET, conforme ilustrado na Fig.5.

Fig.5 Estgio amplificador baseado em dispositivo n-JFET.

As curvas caractersticas de sada, mostradas na Fig.5, juntamente com a

reta de carga do circuito, estabelecem os valores quiescentes IDQ e VDSQ para a

9
 Amplificao com FET

corrente de dreno e tenso dreno-fonte, respectivamente e o valor VGSQ para a

tenso entre porta e fonte.

Aplicando-se uma tenso senoidal na entrada do circuito da Fig.5, com a

forma indicada na Fig.6, a tenso de entrada na porta do FET dada por

VGS VGSQ + Vent 1

onde Vent a tenso associada ao sinal de entrada.

Fig.6 Forma de onda da tenso de entrada aplicada ao estgio amplificador.

No semiciclo em que
a tenso de entrada
positiva e crescente, a
tenso VGS aumenta,
produzindo o deslocamento
do ponto de operao ao
longo da reta de carga,
conforme ilustrado na
Fig.7. Quando a tenso de
entrada atinge o valor Vmx
o ponto de operao est
localizado no ponto Q,
conforme indicado na
Fig.7. Naquele ponto a
tenso entre porta e fonte
torna-se Fig.7 Deslocamento do ponto de operao devido a
uma tenso crescente positiva na entrada.
VGSQ' VGSQ + V mx

10
Srie de Eletrnica

e a corrente de dreno e
tenso dreno-fonte valem,
respectivamente, IDQ' e
VDSQ'.

A partir do
momento em que a tenso
de entrada comea a
diminuir, o ponto de
operao desloca-se ao
longo da reta de carga, at
o instante de tempo em
que a tenso de entrada
atinge o valor mnimo
Vmx.

Nesse momento o
Fig.8 Deslocamento do ponto de operao devido a
ponto de operao est
uma tenso decrescente na entrada.
situado sobre o ponto Q
indicado na Fig.8. Nesse
ponto tem-se

VGS VGSQ -Vmx

e a corrente de dreno e
tenso dreno-fonte se
tornam IDQ e VDSQ,
respectivamente.

O ciclo se completa
quando a tenso de
entrada retorna ao valor
nulo trazendo o ponto de
operao do circuito de
volta a sua posio inicial
Q, conforme ilustrado na
Fig.9.

Pela anlise do
ponto de operao do
circuito de acordo com as Fig.9 Deslocamento do ponto de operao devido a
Figs.7 a 9, conclui-se que uma tenso negativa crescente na entrada.
a tenso de sada, aps a

11
 Amplificao com FET

filtragem do nvel dc pelo capacitor CS, uma verso invertida da tenso de

entrada, conforme ilustrado na Fig.10.

Fig.10 Tenses de entrada e sada no circuito amplificador baseado em um

dispositivo n-JFET.

CARACTERSTICAS DOS ESTGIOS

AMPLIFICADORES A FET

Os parmetros caractersticos de importncia em estgios amplificadores a

FET so:

Impedncia de entrada.
Ganho de tenso.

IMPEDNCIA DE ENTRADA

Como em operao normal, a juno pn associada aos terminais da porta e

da fonte permanece inversamente polarizada, a impedncia da juno porta-
fonte muito alta. Dessa forma, a impedncia de entrada do estgio
amplificador a FET determinada exclusivamente pelos valores dos parmetros
associados aos elementos de polarizao do circuito.

12
Srie de Eletrnica

O arranjo em paralelo do resistor RG com a entrada do dispositivo FET,

mostrado na Fig.11, implica que a impedncia de entrada do estgio
amplificador dada por

Zi RG

Fig.11 Poro de entrada de um amplificador FET.

Como o resistor RG normalmente escolhido com um valor de resistncia

de algumas centenas de quiloohms, a impedncia de entrada de amplificadores
FET pode ser considerada altssima.

GANHO DE TENSO

Em geral, os estgios amplificadores a FET exibem um pequeno ganho de

tenso, que pode variar tipicamente entre 3 e 15. Apesar do baixo ganho, FETs
so largamente utilizados na confeco de estgios amplificadores de alta
impedncia de entrada.

A Tabela 1 resume as principais caractersticas e diferenas existentes

entre amplificadores que utilizam transistor bipolar e aqueles baseados no
dispositivo FET.

13
 Amplificao com FET

Tabela 1 Parmetros e caractersticas principais associadas a estgios

amplificadores baseados em transistores bipolar e em
dispositivos FET.
Tipo de estgio amplificador
Parmetro Transistor bipolar FET
Impedncia de entrada 10 a 1 k 100 k a 1 M
Uso na amplificao de Operao independe da
sinais provenientes de impedncia da fonte
fontes de baixa geradora do sinal.
impedncia.
Corrente de fuga Pequena, mas provoca Muito pequena.
alteraes no ponto de (alguns nanoampres)
operao. Pode ser compensada
pela escolha adequada dos
elementos de polarizao.
Resposta em freqncia Capacitncias de juno Resposta superior quela
provocam diminuio do associada ao transistor
ganho em altas bipolar.
freqncias.
Ganho de tenso Elevado, podendo atingir Pode atingir um ganho
um ganho prximo de 50. mximo prximo de 20.
Ganho de potncia Pode atingir valores Muito elevado, como
elevados pela escolha resultado da baixssima
adequada dos elementos dissipao de potncia do
do circuito. dispositivo.

14
Srie de Eletrnica

Apndice

QUESTIONRIO
1. Cite algumas aplicaes que utilizam o transistor de efeito de campo.

2. Em condies normais de operao qual o valor aproximado do potencial

do terminal porta de um estgio amplificador com JFET?

3. A que propsito servem os resistores RG, RD e RF e o capacitor CF de um

estgio amplificador com JFET?

4. Quais so os parmetros caractersticos de um estgio amplificador a JFET?

5. Quais so as caractersticas principais que diferenciam amplificadores a

JFET daqueles que utilizam o transistor bipolar?

BIBLIOGRAFIA

CIPELLI, Antnio Marco Vicari & SANDRINI, Waldir Joo, Teoria e

desenvolvimento de projetos de circuitos eletrnicos, 7a. edio, rica, So
Paulo (1983).

MALVINO, Albert Paul, Eletrnica, Vol.2, McGraw-Hill do Brasil, So Paulo

(1986)

MILLMAN, Jacob & HALKIAS, Christos C. Eletrnica: dispositivos e

circuitos, Vol.2, McGraw- Hill do Brasil, So Paulo (1981).

15