Temat: Tworzenie ukadw sieci kombinacyjnych zbudowanych z bramek logicznych : NOT,

AND, OR, NAND, NOR

Wstp:

Transistor-transistor logic (TTL) to klasa cyfrowych ukadw scalonych.

Zapocztkowana przez Texas Instruments w 1962 w rodzinie 7400 TTL bya pierwsz technik
masowej produkcji ukadw scalonych, i nadal jest w szerokim uyciu.

Ukady TTL zbudowane z bipolarnych tranzystorw, s zasilane napiciem staym 5 V. Sygna

TTL jest niski (logiczne "0"), gdy potencja ma warto od 0 V do 0,8 V w odniesieniu do
masy, wysoki (logiczna "1") przy wartoci potencjau midzy 2 V a 5 V.

Wyrnia si kilka odmian oznaczonych odpowiednio literami:

L (Low power) wersja o maym poborze mocy (10 razy mniejszy ni TTL), ale wolniejsza
od standardowej (10 MHz); nigdy nie zyskaa popularnoci, gdy zostaa niemal natychmiast
zastpiona ukadami CMOS serii 4000.
H (High speed) wersja szybsza od standardowej (58 MHz), ale o wikszym poborze mocy ni
standardowa. Wiksz szybko uzyskano przez zastosowanie 2x mniejszych rezystorw, co
spowodowao szybsze przeczanie tranzystorw.
S (Schottky) odmiana szybka (125 MHz), ktrej tranzystory zawieraj dodatkow diod
Schottky'ego wczon rwnolegle do zcza kolektor-baza i zabezpieczajc tranzystor przed
nasyceniem co powoduje duo szybsze przechodzenie tranzystora ze stanu przewodzenia do
zatkania.
AS (Advanced Schottky) ulepszona seria S, charakteryzuje si jeszcze wiksz
szybkoci dziaania.
LS (Low power Schottky) wersja S o znacznie niszym poborze prdu (40 MHz), zblionym
do standardowej bramki; gwna seria ukadw TTL, stosowana w wikszoci zastosowa.
ALS (Advanced Low power Schottky) unowoczeniona seria LS, z mniejszym
poborem mocy.
F (Fast) nowoczesna, najszybsza seria TTL (125 MHz).

Ponadto s produkowane ukady w technologii CMOS, zgodne kocwkowo z TTL o takich samych
oznaczeniach, wyrniane literami C, AC, HCT, HC itp., np. 74HC00. Dodatkowo ukady CMOS
HCT maj takie same poziomy stanw logicznych jak TTL, przez co mona je czy ze sob.

TTL ma wikszy pobr prdu ni ukady wykonane w technologii CMOS, ale ukady tego typu s
szybsze.

W technice TTL buduje si oprcz standardowych ukadw logicznych take ukady z tzw.
otwartym kolektorem na wyjciu (OC). Dziki temu mona realizowa "sum na drucie" (wired OR),
obecnie ju rzadko stosowany, kiedy suy do podczania urzdze do magistrali albo do podczania
odbiornikw wikszej mocy (np. diod wieccych, a nawet arwek) bezporednio do wyjcia
bramki.
 Jedn z najwaniejszych historycznie serii monolitycznych ukadw scalonych jest 74xx i jej
pochodne. Oryginaln seri 74xx stanowiy ukady typu Transistor-Transistor Logic (TTL) o
napiciu zasilania 5 V. Jako pierwsza do masowej produkcji wprowadzia ukady TTL firma
Texas Instruments w roku 1961. W okresie najwikszej popularnoci ukadw TTL,
przypadajcym na lata 70. i 80., asortyment tych ukadw obejmowa ponad 300 pozycji
katalogowych. W latach 90. ukady bipolarne TTL zaczy ustpowa miejsca ukadom
CMOS (Complementary MOS).

Typowy ukad z tej serii ma czternacie wyprowadze w 2 rzdach, przy czym

wyprowadzenie numer 7 jest zazwyczaj wyprowadzeniem masy (GND, Vss - Ground) a 14 -
zasilania +5 V (Vcc, Vdd).

7400 to cyfrowy ukad scalony, pierwotnie produkowany przez firm Texas Instruments,
wykonany w technologii TTL, na ktry skadaj si cztery dwuwejciowe bramki logiczne
NAND. Istnieje rwnie w wersjach: szybkiej S (SN 74S00) i niskoprdowej LS (SN
74LS00), wykorzystujcych tranzystor Schottky'ego.

7402 jest to oznaczenie cyfrowego ukadu scalonego zawierajcego w swym wntrzu cztery
dwuwejciowe bramki NOR. Ukad umieszczany jest w obudowie o 14 wyprowadzeniach
zazwyczaj DIP14 lub SMD. Jest to jeden z podstawowych elementw tworzcych cyfrowe
ukady elektroniczne.

Ukady o tej samej funkcji mog rni si technologi wykonania i przez to podstawowymi
parametrami, jak np. 74LS02, 74HTC02, 74F02, itp.

Przebieg wiczenia:

wiczcy ma do dyspozycji nastpujce ukady scalone (po 2 sztuki)

1. UCY 7400
2. UCY 7402
3. UCY 7408
4. UCY 7410
5. UCY 7420
6. UCY 7432
7. UCY 7438

wiczcy ma wykona nastpujce dowiadczenie - eksperyment:

I. Zbada dziaanie 4-wejciwej bramki NAND wykorzystujc ukad UCY 7420

1. PSpice: Zaprojektowa schemat badanego ukadu, wykona analiz stanw logicznych
ukadu, zapisa otrzymane wyniki: schemat oraz graficzne przedstawienie przebiegw
logicznych.
2. Wykona analogiczne badanie ukadu na platformie laboratoryjnej.
II. Korzystajc z dostpnych ukadw scalonych zbudowa jedn 4-wejciw bramk NAND (bez
wykorzystania UCY 7420) Chcemy aby ukad by jak najprostszy tzn. wykorzystanie jak
najmniejszej iloci scalakw lub bramek. Oceniana jest poprawno ukadu oraz
optymalizacja ukadu

Wyniki:

1. Z I schemat ukadu, tablica stanw (przebiegi) z PSpice (co najmniej 2 zrzuty ekranu: schemat
bramki + przebiegi).
2. Z II projekt wasnego schematu w PSpice (2 rzuty ekranu: schemat bramki + przebiegi)
3. Schemat elektryczny zmontowanego ukadu, tabelka zaobserwowanych przebiegw
rzeczywistych.
4. Cay przebieg wiczenia powinien by dobrze udokumentowany przez tabelki, zrzuty, opis
sowny.
5. W sprawozdaniu powinien by zamieszczony spis urzdze i przyrzdw
pomiarowych wykorzystanych w wiczeniu (nazwa, typ, numer, itp.)
6. Uwagi i wnioski zamieszczone w sprawozdaniu powinny by opracowane
indywidualnie przez kadego wykonujcego wiczenie.

Literatura- zaczniki:
Katalogi :
CEMI,
Texas Instruments
Uwaga !

UCY 7430 na tym przykadzie mona pokaza jak zrobi bramk 4 wejciow z bramki 8-mio
wejciowej (pozostae 4 wejcia dajemy 1 lub; po 2 wejcia czymy ze sob).