Vous êtes sur la page 1sur 6

TP1: Amplificateur différentiel

1 Le Maximum et le Minimum de la tension différentielle d’entrée:

Estimer la tension maximale et minimale sur la grille de M1 Fig. 1 qui garantit que ni M1 ou M2 ne sont coupés.

Vérifiez vos calculs à la main avec des simulations SPICE en technologie CMOS1um en traçant la variation de ID1 et ID2 en fonction de VI1

en traçant la variation de ID1 et ID2 en fonction de VI1 Figure 1 Plot Id(M1)

Figure 1

Plot Id(M1) and Id(M2) VDD VDD 5 M1 M2 VDD Vbias1 Vbias1 N_1u N_1u Vhigh
Plot Id(M1) and Id(M2)
VDD
VDD
5
M1
M2
VDD
Vbias1
Vbias1
N_1u
N_1u
Vhigh
Vhigh
l=2u w=10u l=2u w=10u
VI2
VI1
Vbias2
Vbias2
0
2.5
Vpcas
Vpcas
Fig_20_43
Vncas
Vncas
M6T
Vbias3
Vbias3
N_1u
Vbias3
Vlow
Vlow
l=2u w=20u
Vbias4
Vbias4
M6B
GND
N_1u
Vbias4
l=2u w=20u
.include cmosedu_models.txt
VDD
VDD

Schématique sous LT spiceIV

2 Le Maximum et le minimum de la tension d’entrée en mode commun

La Figure 2 montre un amplificateur cascode replié.

En supposant que tous les MOSFET fonctionnent dans la région de saturation, estimer le minimum et le maximum de la tension d'entrée de l'amplificateur.

Vérifiez vos calculs à la main avec des simulations SPICE en technologie CMOS1um.

Notez comment les largeurs de M5-M6 sont doublées pour couler le courant supplémentaire de la diff-ampli. Il est important de comprendre comment les tailles des MOSFET sont ajustés dans les miroirs de courant de sorte que les courants résument correctement. Les courants, comme on le voit sur la Fig. 2, sont étiquetés en supposant Vplus = Vminus.

Figure 2 amplificateur diférentiel folded cascode 3 Ampli-diff à Miroir de courant PMOS comme charge

Figure 2 amplificateur diférentiel folded cascode

3 Ampli-diff à Miroir de courant PMOS comme charge

Supposons que l’amp-diff sur la Fig. 3 est mis en œuvre avec les tailles et les courants de polarisation observés dans en techno CMOS1um (Iss = 40 uA). Si la porte de M2 est maintenu à 4 V, estimer l’intervalle de variation de la sortie de l’ampli_diff.

Vérifiez les réponses avec des simulation SPICE en techno 1um en traçant la sortie (out) en faonction de la variation de Vi1.

1um en traçant la sortie (out) en faonction de la variation de Vi1. Figure 3 Ampli_diff

Figure 3 Ampli_diff à miroire de courant cascode

l=2u w=30u l=2u w=30u VDD Plot Vout P_1u P_1u VDD VDD M3 M4 Vout 5
l=2u w=30u
l=2u w=30u
VDD
Plot Vout
P_1u
P_1u
VDD
VDD
M3
M4
Vout
5
M1
M2
VDD
Vbias1
Vbias1
N_1u
N_1u
Vhigh
Vhigh
l=2u w=10u l=2u w=10u
VI2
VI1
Vbias2
Vbias2
4
0
Vpcas
Vpcas
Fig_20_43
Vncas
Vncas
M6T
Vbias3
Vbias3
N_1u
Vbias3
Vlow
Vlow
l=2u w=20u
Vbias4
Vbias4
M6B
GND
N_1u
.dc VI1 3.9 4.1
Vbias4
l=2u w=20u
.include cmosedu_models.txt
VDD
VDD
VDD
VDD

Schématique sous LT spiceIV

4 La tension VDD minimale

Déterminez la tension VDD minimale pour le montage de la figure 3.

Vérifiez avec des simulations en spice en techno CMOS1um.

5 Analyse en mode AC

A Composante AC

Estimer les composantes alternatives des courants de drain de Ml et M2 pour le circuit de la Fig. 4 si Vi1 = 2,5 mV+ 1mV • sin (2• I kHz t).

Vérifiez vos calculs à la main en utilisant SPICE en traçant la variation de i D1 et i D2 en fonction du temps. (analyse transitoire).

en traçant la variation de i D 1 et i D 2 en fonction du temps.

Figure 4 : ampli-diff

Plot Id(M1) and Id(M2) VDD VDD 5 M1 M2 VDD Vbias1 Vbias1 N_1u N_1u Vhigh
Plot Id(M1) and Id(M2)
VDD
VDD
5
M1
M2
VDD
Vbias1
Vbias1
N_1u
N_1u
Vhigh
Vhigh
l=2u w=10u l=2u w=10u
VI2
VI1
Vbias2
Vbias2
SINE(2.5 1m 1k)
2.5
Vpcas
Vpcas
Fig_20_43
Vncas
Vncas
M6T
Vbias3
Vbias3
N_1u
Vbias3
Vlow
Vlow
l=2u w=20u
.options plotwinsize=0
Vbias4
Vbias4
M6B
GND
N_1u
Vbias4
.tran 2m
l=2u w=20u
.include cmosedu_models.txt
VDD
VDD

Schématique sous LT spiceIV

B le gain AC d’un ampli_diff à miroire de courent PMOS

Déterminer le gain différentiel ainsi que la tension de sortie différentielle de l’ampli-diff de la figure 5.

Verifiez vos calculs à la main avec des simulations Spice en traçant Vout en fonction du temps en techno CMOS50n.(donner le niveau DC du signal de sortie ainsi que son amplitude)

Vout en fonction du temps en techno CMOS50n.(donner le niveau DC du signal de sortie ainsi

Figure 5

l=100n w=5u l=100n w=5u P_50n P_50n Plot Vout VDD VDD VDD M3 M4 1 Vout
l=100n w=5u
l=100n w=5u
P_50n
P_50n
Plot Vout
VDD
VDD
VDD
M3
M4
1
Vout
VDD
Vbias1
Vbias1
M1
M2
Vhigh
Vhigh
Vin
N_50n
N_50n
Vbias2
Vbias2
l=100n w=2.5u
l=100n w=2.5u
Vpcas
Vpcas
VI1
VI2
Fig_20_47
Vncas
Vncas
500m
SINE(500m 1m 10MEG)
Vbias3
Vbias3
Vlow
Vlow
M6T
Vbias4
Vbias4
N_50n
Vbias3
GND
l=100n w=5u
.options plotwinsize=0
M6B
.tran 0 500n 300n
N_50n
Vbias4
.include cmosedu_models.txt
l=100n w=5u
VDD
VDD
VDD
VDD

Schématique sous LT spiceIV

C Fréquence de coupure de l’ampli-diff

Estimer la fréquence de coupure de l’ampli de la figure 5 si celui ci alimente une capacité de charge c de 1pF. Pour cela on estime le Rout et on détermine la constante du temps Rout *Cout.

Vérifiez le calcul à la main avec les simulations Spice en techno

CMOS50nm.

l=100n w=5u l=100n w=5u P_50n P_50n Plot Vout VDD VDD VDD M3 M4 Vout 1
l=100n w=5u
l=100n w=5u
P_50n
P_50n
Plot Vout
VDD
VDD
VDD
M3
M4
Vout
1
Cload
VDD
1p
Vbias1
Vbias1
M1
M2
Vhigh
Vhigh
N_50n
N_50n
Vbias2
Vbias2
l=100n w=2.5u
l=100n w=2.5u
Vpcas
Vpcas
VI1
VI2
Fig_20_47
Vncas
Vncas
500m
500m
Vbias3
Vbias3
AC 1
Vlow
Vlow
M6T
Vbias4
Vbias4
N_50n
Vbias3
GND
l=100n w=5u
M6B
.ac dec 100 10k 100MEG
N_50n
.include cmosedu_models.txt
Vbias4
l=100n w=5u
VDD
VDD
VDD
VDD

5 Rapport de rejection du mode commun (RRMC)

Démontrez que le CMRR = 20 • log (Ad/Ac)=20log(gm 1,2 *(ro2ro4) * 2gm 3,4 R0. Avec R0 l’impédance de sortie de la source de courant I SS .(Figure

6).

Calculer à la main ce rapport pour la figure 5.

Figure 6  Simuler avec LT Spice le CMRR de l’ampli de la figure 5

Figure 6

Simuler avec LT Spice le CMRR de l’ampli de la figure 5 en montrant la variation du rapport CMRR avec la fréquence en techno CMOS50n. (simuler Voutd et Voutc et tracer la fonction 20log|Ad/Ac|).

Plot Voutd/Voutc l=100n w=5u l=100n w=5u l=100n w=5u l=100n w=5u P_50n P_50n P_50n P_50n VDD
Plot Voutd/Voutc
l=100n w=5u
l=100n w=5u
l=100n w=5u
l=100n w=5u
P_50n
P_50n
P_50n
P_50n
VDD
VDD
VDD
VDD
VDD
M3
M4
M8
M7
1
VDD
Vbias1
Vbias1
M1
M2
M6
M5
Vhigh
Vhigh
VI1
VI1
N_50n
N_50n
N_50n
N_50n
Vbias2
Vbias2
l=100n w=2.5u
l=100n w=2.5u
l=100n w=2.5u
l=100n w=2.5u
Vpcas
Vpcas
VI1
VI2
Fig_20_47
Vncas
Vncas
700m
700m
Vbias3
Vbias3
AC 1
Vlow
Vlow
M6T
M9
Vbias4
Vbias4
N_50n
N_50n
Vbias3
Vbias3
GND
l=100n w=5u
l=100n w=5u
M6B
M10
N_50n
N_50n
.ac dec 100 1k 1G
Vbias4
Vbias4
l=100n w=5u
l=100n w=5u
.include cmosedu_models.txt
VDD
VDD
VDD
Voutd
VDD
VDD
Voutc
VDD

Schématique sous LT spiceIV