MQUINAS DE ESTADO MOORE

Enunciado Comn (problema 1)

Se desea disear un sistema de clasificacin automtica de huevos,
segn su tamao. El sistema deber distinguir entre huevos pequeos,
medianos y grandes.
Para ello se dispone de 3 sensores de presencia, cuya salida ser 1 si
hay un objeto delante de ellos, colocados en una cinta transportadora
por la que se mueven los huevos. Diremos que un huevo es grande
cuando los tres sensores se activen simultneamente; el huevo ser
considerado mediano cuando slo interfiera en los sensores 2 y 3, y
pequeo cuando al llegar al tercero los otros dos estn libres. En el
cronograma adjunto se observan estas tres posibilidades.

CL K

S1

S2

S3

CL K

S1

S2

S3
CL K

S1

S2

S3
 Condicin T1-T2
El sistema a No hay huevo 0-0 disear tendr que
activar un robot Huevo grande 0-1 articulado que har
que el huevo vaya a Huevo mediano 1-1 un recipiente
distinto, segn su Huevo pequeo 1-0 tamao. Para ello,
tendr que poner las seales de salida
T1 y T2 segn la tabla adjunta, todo el tiempo en el que S3 est
activo.

Adems, se irn contando cuntos huevos hay de cada tipo, ya que

stos se van colocando en cartones estndar (dos docenas y media = 30
huevos). Cuando se llene un cartn, se activar la seal
correspondiente, CG, CM CP. Tras cambiar el cartn adecuado, el
robot mandar una seal, OK, para informar que ya se ha realizado
el cambio. En la figura se observa un esquema general del montaje
deseado.
Para el diseo de los bloques
1 y 2 se tendrn en
cuenta las siguientes
consideraciones:

La frecuencia del reloj se supondr mucho mayor que la

velocidad de movimiento de la cinta transportadora, por lo
que las seales S1, S2, S3, T1, T2, CG, CM y CP durarn
muchos ciclos de reloj.

No se tendr en cuenta la posibilidad de que un huevo

retroceda, desaparezca o aparezca directamente al final de la
cinta. Tampoco se considerar la posibilidad de huevos con
agujeros.

Los bloques 1 y 2 son SNCRONOS, y usan la misma seal de

reloj.
Se pide:
Problema 1
Disear el bloque 1 como una mquina de estados de MOORE, usando
como entradas las seales S1, S2 y S3 y como salidas las seales T1 y
T2.
1. Tabla de transicin de estados comentada

2. Simplificar si es posible la tabla y resolver el circuito

hallando las ecuaciones de la misma
 3. Calcular el camino crtico y la mxima frecuencia de
trabajo, si slo disponemos de puertas NAND de 2
t PD
entradas, con retraso =20ns y flip-flop con retraso
t D +t septup
=35ns.
Resolucin (problema 1)
Empezaremos por definir una mquina de estados que contemple
todos los posibles casos. Esta mquina ser bastante grande, pero
admitir simplificaciones que harn posible la resolucin de la misma.

Pseudocdigo
1. Reposo: permanezco en reposo mientras S1 sea 0. La nica combinacin
posible de entradas tras este estado ser S3-S2-S1=001, en cuyo caso ir
a 1.

2. Huevo en S1: permanezco en este estado hasta que el huevo llegue al

sensor S2, o bien salga de S1. Por tanto, las siguientes combinaciones
posibles son 000, que me llevar al estado 2, 011 que provocar que
vaya al estado 3.
Considerar tambin la posibilidad de que el huevo, en un ciclo de reloj,
pase de estar slo S1 a estar slo en S2, en cuyo caso ir a un estado 4.

3. Huevo entre S1 y S2: este estado continuar hasta que llegue el huevo a
S2, lo que se producir cuando las entradas sean 010, momento en el que
ir al estado 4.

4. Huevo en S1 y S2. A partir de este momento, pueden suceder varias

cosas: Si el huevo llega a S3 (entradas 111) querr decir que el huevo era
grande, lo que sealizar en el estado 5. Otra posibilidad es que salga
de S1 antes de llegar a S3 (entradas 010); En este caso ir al estado 6.
Por ltimo, si considero posible que abandone S1 en el mismo ciclo de
reloj que entra en S3, entonces ira al estado 8.

5. Huevo slo en S2. Pueden ocurrir dos cosas: que salga de S2 antes de
llegar a S3 o que llegue a S3, dependiendo de la separacin relativa entre
S1 y S2 y entre S2-S3 y del tamao del huevo en cuestin. En el primer
caso (entrada 000) ir al estado 7, y en el segundo caso (entradas 011) al
estado 8. Si considero adems tambin la posibilidad de que salga de
S2 y entre en S3 de manera simultnea, ir directamente al estado 11,
dado que el huevo es pequeo (menor que la separacin).
 6. Huevo grande. Pondr a 1 la salida T2, y esperar hasta que la entrada
S3 sea cero, momento en el que volver al estado 0. (Ntese que aqu ya
he comprimido tres estados que sern obviamente equivalentes, que
corresponden a cuando el huevo, tras este estado, abandona S1 y cuando
abandona S2).

7. Huevo slo en S2. Pueden ocurrir dos cosas: que salga de S2 antes de
llegar a S3 o que llegue a S3, dependiendo de la separacin relativa entre
S1 y S2 y entre S2-S3 y del tamao del huevo en cuestin. En el primer
caso (entrada 000) ir al estado 9, y en el segundo caso (entradas 011) al
estado 10. [Ntese tambin que este estado es exactamente igual que el
4, por lo que los estado 9 y 10 deben ser totalmente iguales a 7 y 8].

8. Huevo entre S2 y S3. Espero a que llegue a S3 (001) como nica opcin
posible, momento en el que ir al estado 11.

9. Huevo en S2 y S3: Esto indica que el huevo es mediano, por lo que

activar las salidas T1 y T2. Permanecer en este estado mientras S3 sea
1, independientemente del valor de S2. Tras esto, ir al estado 0.

10. Huevo entre S2 y S3. Espero a que llegue a S3 (001) como nica opcin
posible, momento en el que ir al estado 11.

11. Huevo en S2 y S3: Esto indica que el huevo es mediano, por lo que
activar las salidas T1 y T2. Permanecer en este estado mientras S3 sea
1, independientemente del valor de S2. Tras esto, ir al estado 0.

12. Huevo llega a S3 y no est ni en S1 ni en S2: Huevo pequeo. Activo la

salida T1, y espero a que S3 se desactive para volver al estado 0.

En la siguiente grfica se representan los 12 estados definidos, con la posicin

del huevo en cada caso:
Diagramas de estados de Moore
S 3= 0 S 2 =0 S 1= 0
Vemos que esta definicin contiene 12 estados, pero es fcil comprobar,
incluso a simple vista, que muchos de ellos son equivalentes. A partir de esta
definicin construyo la tabla de transicin de estados como:
000 001 010 011 100 101 110 111 T1-T2
Est. 0 (0) 1 --- --- --- --- --- --- 00
Est. 1 2 (1) 4 3 --- --- --- --- 00
Est. 2 (2) --- 4 --- --- --- --- --- 00
Est. 3 --- --- 6 (3) --- --- --- 5 00
Est. 4 7 --- (4) --- 11 --- 8 --- 00
Est. 5 0 --- --- --- (5) --- (5) (5) 01
Est. 6 9 --- (6) --- --- --- 10 --- 00
Est. 7 (7) --- --- --- 11 --- --- --- 00
Est. 8 0 --- --- --- (8) --- (8) --- 11
Est. 9 (9) --- --- --- 11 --- --- --- 00
Est. 10 0 --- --- --- (10) --- (10) --- 11
Est. 11 0 --- --- --- (11) --- --- --- 10

Como ya se ha comentado, esta tabla ya est parcialmente simplificada,

dado que hemos considerado tres estados equivalentes en el estado 5, y dos
estados equivalentes en los estados 8 y 10. De no haberlo hecho as, saldran
un total de 16 estados en la tabla inicial.
Lo siguiente ser, obviamente, tratar de simplificar esta tabla, dado que en
caso contrario tendra que codificar 12 estados (4 flip-flop), y las ecuaciones
dependeran de 7 variables. Para simplificar la mquina, construyo la tabla de
inferencias, para ver si hay estados equivalentes o pseudo- equivalentes:
Observando la tabla, se obtiene que los siguientes estados son equivalentes o
pseudo-equivalentes:
a. 0-1-2-3-4-6-7-9
b. 8-10
c. 5
d. 11
Por lo que, realmente, slo tengo cuatro estados distintos. Para simplificar la
notacin, renombramos los estados de la siguiente forma:
Estado 0: Antiguos estados 0-1-2-3-4-6-7-9 (Sensor 3 vaco: no hay
huevo)
Estado 1: antiguo estado 5 (Los tres sensores a la vez: Huevo grande)
Estado 2: antiguo estado 11 (Slo sensor S3: Huevo pequeo)
Estado 3: antiguos estados 8-10 (Sensores S3 y S2: Huevo mediano)

Con esto, la tabla de transicin de estados simplificada queda reducida a:

 Estado S3-S2-S1 Salidas
000 001 010 011 100 101 110 111
Est. 0 (0) (0) (0) (0) 2 --- 3 1 0-0
Est. 1 0 --- --- --- (1) --- (1) (1) 0-1
Est. 2 0 --- --- --- (2) --- --- --- 1-0
Est. 3 0 --- --- --- (3) --- (3) --- 1-1

Codificamos a continuacin los estados con su valor binario correspondiente,

tras lo que podemos escribir ya la tabla de excitaciones de los flip-flop tipo D:
a. Est. 0: 00 c. Est. 2: 10
b. Est. 1: 01 d. Est. 3: 11

e.

f.
g.
h.
i.
 j. las tablas usando la variable S3,
k. con lo que realizaremos dos

k.

k.

k.

k.

k.

k.

k.

k.

k.

k.
k.
l.
A partir de esta tabla, construyo ya
las tablas de Karnaugh para cada
una de las dos entradas de los
flip-flop D1 y D2. Separaremos
tabla
s:
una para S3=0 y otra para S3=1,
superponindolas mentalmente
a la hora de hallar adyacencias:
m. Por otra parte, el circuito de salida no hace falte calcularlo de manera
explcita, dado que con la codificacin elegida se puede ver fcilmente
que las salidas T1 y T2 corresponden con las salidas de los flip-flop, Q2 y
Q1 respectivamente.
n. Por ltimo, se nos pide que representemos el circuito montado
nicamente con puertas NAND de 2 entradas. Haciendo algunos cambios
con las ecuaciones para pasar las sumas a productos, se obtiene
finalmente el circuito que se representa a continuacin.
o. El camino crtico en este caso ser el que, saliendo de Q1 atraviesa las
puertas U17, U4, U5 y U6. Por tanto, el mximo retraso ser:

p. T D MAX =4 * T D NAND + T D BIEST

q. = 4* 20 ns+35 ns
r. =115ns
s. De donde la mxima frecuencia de funcionamiento ser:

1
t. F MAX =
T D MAX

u. = 8.7MHz
v.

w.