1

PRCTICA #4 - Amplificadores FET

Cindy Herminia Romero Tinoco
cromerot1@est.ups.edu.ec
Franklin Toledo
ftoledo@est.ups.edu.ec
Universidad Politcnica Salesiana, Cuenca, Ecuador

AbstractEn la presente prctica procederemos a disear C. Amplificador Drain comn

y comprobar el funcionamiento de amplificadores empleando
transistores FET, al igual que en la prctica anterior en la cual
empleamos transistores BJT, vamos a efectuar las mediciones
de voltaje de salida y de ingreso para con ellas obtener la
ganancia correspondiente a cada configuracin, estas mediciones
se efectuarn para distintos valores de frecuencia que englobe la
frecuencia de corte.

I. OBJETIVOS
Disear calcular y comprobar el funcionamiento de los
siguientes amplificadores de pequea seal usando transistores
Fet con frecuencia de corte de 2 Khz y RL = 1K.
1) Amplificador Drain Comn. (Av = 1)
2) Amplificador Source Comn. (Av = 7)
3) Amplificador Gate Comn. (Av = 3)
Figure 1. Amplificador Drain comn
II. MARCO TERICO
A. Parmetros de un JFET La seal de entrada llega al Gate y la seal de salida est
Transconductancia gm en el punto de polarizacin. acoplada del Source a la resistencia de carga. Como el seguidor
2IDSS

VGS
 de emisor, el seguidor de fuente tiene una ganancia en tensin
gm = 1 menor que 1.
[Vp ] VP
La principal ventaja del seguidor de fuente es su alta
Resistencia de Drenador Rd. resistencia de entrada. A menudo, se ver usar el seguidor
dVDS de fuente como etapa final de un sistema, seguido de etapas
rd =
dID bipolares de ganancia en tensin.
1 dID
gd = =
rd dVDS
B. Polarizacin (DC)
Para polarizar correctamente el JFET primero se elige IDS
< IDSS/2, y luego se calcula la VGSQ mediante:
r !
IDQ
VGSQ = Vof f 1
IDSS

[VGSQ ]
RS =
IDQ
Figure 2. Circuito equivalente en AC
Para RL, se impone clase A:
VDD = VDS + (RS + RL ) ID Ganancia de corriente:
VDD + Vof f Ai =
VDSQ =
2
Resulta la relacin (IDQ < IDSS/2): Ganancia de tensin:
VDD + Vof f gm (Zo kRL )
= RS + RL Av =
2IDQ 1 + gm (Zo kRL )
 2

Impedancia de entrada: E. Amplificador gate comn

Zi0 =

Z i = RG
Impedancia de salida:

Zo0 = rd

Zo = Zo0 kRS

D. Amplificador Source comn

Figure 5. Amplificador Gate comn

La seal de entrada llega al Source y la seal de salida est

acoplada del Drain y a la resistencia de carga.

Figure 3. Amplificador Source comn

La seal de entrada llega al Gate y la seal de salida est

acoplada del Drain y a la resistencia de carga. Figure 6. Circuito equivalente en AC

Ganancia de corriente:
Ai =
Ganancia de tensin:
Av = gm (RD kRL )
Impedancia de entrada:

Zi0 =
Figure 4. Circuito equivalente en AC
1
Ganancia de corriente: Z i = RS k
  gm
Zi + rs Impedancia de salida:
Ai = AvT
RL
Ganancia de tensin: Zo0 = rd

Av = gm (Zo kRL ) Zo = RD
Impedancia de entrada: III. L ISTA DE MATERIALES
Zi0 = 1) Transistores FET
2) Resistencias
3) Potencimetros
Z i = RG
4) Cable multipar
Impedancia de salida: 5) Multmetro
6) Proto board
Zo0 = rd 7) Pinza
8) Sondas
Zo = Zo0 kRG 9) Osciloscopio
 3

IV. DESARROLLO
A. Amplicador Source comn VG = VGS + VRS = 2.13V + 3.48V
Datos:
ID = 1mA VG = 1.353V
Vp = 3V
RL = 6.8k
fc = 2kHz R2 VDD
VG =
Av = 7V R1 + R2
VDD = 18V Con R2 = 1M
VDS = 9V
1M 18V
1.35V =
R1 + M

R2 = 12.30M

Req = R1 kR2 = 924.81k

Figure 7. Amplificador source comn

r !
ID
VGS = VP 1 = 2.127V
IDSS

2IDSS 2(11.8mA) Figure 8. Circuito equivalente en AC

gmo = gmo = = = 7.88ms
[Vp ] [3V ]
  Zin = Req = 924.81k
2.12V
gm = gmo 1 = 2.29ms Mxima dinmica
3V
VDSp = ID (RD kRL )
 
RL RD
Av = gm
RL + RD VDSp = 1mA(5.52kk6.8k)

7RL + 7RD = gm (R1 RD ) VDSp = 3.65V

 
7(6.8k)
RD = = 5.52k
7 gm (6.8k) VDSpp = 2VDSp = 2(3.65V ) = 6.10V

VDS = VDD ID RD ID RS VDSmin = VDSp VD = 2.90V

9V = 18V 1mA(5.52k) 1mARS VDSmax = VDSp + VD = 15.10V

RS = 3.48k VDSpp
espp = = 0.87V
6.82
Clculo de los condensadores:
VRS = RS ID = 3.48k 1mA 1
Cin = = 86nF
2fc (Rs + Zi )
VRS = 3.48V
1
Cout = = 6.45nnF
2fc (RL + Zo )
 4

1 2 11.8mA
Cin = = 0.18uF gms = = 7.88ms
2fc (Rcs ) [1 3V ]
 
2.12V
gm = gmo 1 = 2.29ms
3V

 
R1 RD
Av = gm
R1 + RD
 
3(3.3k)
RD = = 2.17k
3 gm (3.3k)

18V 9V 2.17V
Figure 9. Amplificador source comn RS =
1mA

RS = 6.83k

VRS = 6.83V

VG = VGS + VRS = 2.127V + 6.83V

VG = 4.703V
Figure 10. Diagrama de Bode
R2 VDD
VG =
B. Amplificador Gate comn R1 + R2
Datos: Con R2 = 1M
ID = 1mA 1M 18V
1.35V =
Vp = 3V 4.703
RL = 3.3k
fc = 2kHz R1 = 2.83M
Av = 7V
VDD = 18V
VDS = 9V
Req = 1m 11.83m = 7050k
Mxima dinmica
Zo = RD = 2.17k

VDSp = ID (2.17kk1.33k)

VDSp = 1.31V

VDSpp = 1.31 2V = 2.62V

2.62V
Figure 11. Amplificador gate comn espp = = 0.87V
3
r ! Clculo de los condensadores:
ID 1
VGS = VP 1 = 2.127V Cin = = 0.17uF
IDSS 2(2000)(50 + 913.01)
 5

!
1   r
Cout = = 14.55nF VGS ID
2(2000)(2.17k + 3.3k) ID = IDSS 1 VGS = Vp 1 = 0.83V
VD IDSS

1  
Cin = = 0.18uF 2 11.8mA VGS
2(2000)(1/2.289mV ) gm = 1 = 5.075ms
[2.8V ] Vp

VG = VGS VRS = 7.083V 7V = 6.17V

15 100k
6.17 = R2 = 144k
100k + R2

gm Rs
Av = Rs = 3.5k
1 + gm Rs

Figure 12. Amplificador source comn Zi = 100kk144k = 59k

1
Zo = Rs kR1 k = 146.94
gm
Clculo de los condensadores:
1
CD = = 2uF
2(2000)(144k)

1
Ci = = 1.35nF
2(2000)(Req + rs)

1
Co = = 0.40uF
Figure 13. Diagrama de Bode 2(2000)(146.94 + 50)

C. Amplificador Drain comn

Datos:
ID = 1mA
Vp = 2.8V
RL = 3.3k
fc = 2kHz
Av = 7V
VDD = 18V
VDS = 9V

Figure 15. Amplificador source comn

Figure 14. Amplificador drain comn Figure 16. Diagrama de Bode

 6

V. CONCLUSIONES
Esta prctica realizada se ha analizado al transistor FET
en su forma de amplificador, se ha implementado su diseo
as como las caractersticas y curvas del amplificador, Cada
amplificador que se realizo tena su propia ganancia. Con la
realizacin de esta prctica se ha podido comprender de mejor
manera el comportamiento de del FET, sus acoplamientos
y caractersticas, y la importancia de los valores que se
impongan, Para el principio que se aplica para que nuestra
seal de salida no se sature.
This practice has been analyzed on the FET transistor
amplifier in form, its design has been implemented and the
characteristics and curves of the amplifier, each amplifier that
had conducted their own gain. With the accomplishment of
this practice has been able to better understand the behavior
of the FET, its links and features, and the importance of the
values to be imposed, to the principle that applies to our output
signal is not saturated.

R EFERENCES
[1] [1] Gonzlez de la Rosa, J.J. Fundamentos tericos y tcnicas de
identificacin y anlisis, Marcombo, Boixareu Editores, Barcelona, 2001.