AMPLIFICADOR OPERACIONAL

SUMADOR/RESTADOR
Cristian Fabian Rojas Diaz
Cundinamarca, Fundacin Universitaria los Libertadores
Bogot, Colombia
crisfarodi@hotmail.com

various types of problems related to

I. electronic signal processing.

RESUMEN: Through this lab we will learn more

En este laboratorio pondremos en
prctica un sumador inversor y un
restador inversor donde en este
caso ser solo con dos seales pero
se podr realizar con n seales para
as poder obtener una sola seal a
la salida.
Los amplificadores operacionales
son circuitos semiconductores
cuyas caractersticas de
funcionamiento los hacen muy
verstiles y con ellos se pueden
resolver diversos tipos
problemas relacionados con el
procesamiento de seales
electrnicas.
Mediante este laboratorio podremos
conocer ms acerca de este
elemento que ha sido importante en
el progreso de la electrnica en el
mundo.
ABSTRACT:
In this lab we will implement an
adder and a subtractor investor
investor which in this case is only
two signals but can be made with n
signals in order to obtain a single
output signal.
Operational amplifiers are
semiconductor circuits whose
performance characteristics make
them very versatile and can solve
about this element that has been
important in the progress of
electronics in the world.
OBJETIVO GENERAL:
Conocer el funcionamiento
de un amplificador.
II.
de
Ganancia en lazo abierto: La
ganancia del AO a lazo abierto esta
en alrededor de 200 V/mV es decir
aproximadamente 200.000, y la
resistencia de entrada esta en
alrededor de 200 K ohms.
tension en modo comn: 70-90 dB.
Tension Offset: 6.0 mV
Corriente Ofsset: 200 nA.
Corriente de polarizacion de
entrada: 500 nA.
Slew rate: 0.5 - V/s.
Relacin de rechazo en modo
comn: 70-90 dB.
Si no existe realimentacin la salida
del A. O. ser la resta de sus dos
entradas multiplicada por un factor.
Este factor suele ser del orden de
100.000(que se considerar infinito
en clculos con el componente
ideal). Por lo tanto si la diferencia
entre las dos tensiones es de 1V la
salida debera ser 100.000 V.
Debido a la limitacin que supone
no poder entregar ms tensin de la
que hay en la alimentacin, el A. O.
estar saturado si se da este caso.
Esto ser aprovechado para su uso
en comparadores, como se ver
ms adelante. Si la tensin ms alta
es la aplicada a la patilla + la salida
ser VS+, mientras que si la tensin
ms alta es la del pin - la salida ser
la alimentacin VS-.
A.O SUMADOR INVERSOR
Figura 1. AO Sumador Inversor.
Esta configuracin nos sirve para
realizar una suma algebraica de
cada uno de los voltajes que estn
conectadas con la entrada inversora
del amplificador operacional, los
voltajes se encuentran con un factor
de ganancia constante, la frmula
para poder identificar el voltaje de
salida est determinada por la
siguiente ecuacin:
Ecuacion 1. Ganancia AO Sumador Inversor.
Se coloca negativa la resistencia
para determinar que el voltaje de
salida es negativo porque por eso
mismo se dice que es un inversor.
Este elemento nos sirve para
mezclar diferentes frecuencias
sonoras, se determina que los
voltajes de entrada son sumados y
que el voltaje de salida es la suma
de los voltajes de entrada invertidos.
A.O RESTADOR IVERSOR
Figura 2. AO Restador Inversor.
Este amplificador usa ambas
entradas invertida y no invertida con
una ganancia de uno, para producir
una salida igual a la diferencia entre
las entradas. Es un caso especial
del amplificador diferencial. Se
pueden elegir tambin las
resistencias para amplificar la
diferencia, la frmula para poder
identificar el voltaje de salida est
determinada por la siguiente
ecuacin:
Ecuacion 1. Ganancia AO Restador Inversor.
III.
RESTADOR INVERSOR
El circuito a implementar en este
laboratorio se realiz un A.O LM741
en configuracin restador inversor
como el que observamos en la
figura 2.
Procedemos a realizar e
implementar el circuito con el
LM741 y las 3 resistencias que
seran del mismo valor, a cada
entrada se asignan una seal.
En el osciloscopio visualizamos las
siguiente seales siendo la amarilla
la de entra y la blanca la de salida.
Imagen 1. Seal visualizada en el osciloscopio.
Imagen 2. Seal visualizada en el osciloscopio.
SUMADOR INVERSOR
El circuito a implementar en este
laboratorio se realiz un A.O LM741
en configuracin sumador inversor
como el que observamos en la
figura 1.
Procedemos a realizar e
implementar el circuito con el
LM741 y las 3 resistencias que
seran del mismo valor, a cada
entrada se asigna una seal que se
sumaran dependiendo de cuantas
sean ya que pueden ser n seales
pero solo se obtendr 1 salida. En
este caso solo utilizaremos dos
entradas que no las asignara el
generador de seales.
Utilizaremos dos seales
senosoidales una de 1 KHz y 1 Vpp,
la otra seal a utilizar ser de 50
KHz y 50 mVpp.
Obtendremos en el osciloscopio la
siguiente seal siendo la amarilla de
entrada y la blanca de salida,
sumador inversor aun si sumarle la
la segunda seal de entrada
visualizamos lo siguiente:
Imagen 3. Seal visualizada en el osciloscopio.
En la siguientes imgenes
podremos visualizar el resultado de
la seal sumada: IV.

La respuesta a la pregunta de cmo

no afectan la una a la otra.
La corriente de entrada es tan baja
(0,08 microamperios para el 741,
picoamperios si el op-amp tiene
entradas FET), la corriente en A
debe ser cero, de modo que:

Imagen 4. Seal visualizada en el osciloscopio.

Ecuacin 3.

Que para resistencias iguales viene

a ser:

Ecuacin 4.

A continuacin veremos la
configuracin restador:

Imagen 5. Seal visualizada en el osciloscopio.

En la siguiente imagen
visualizaremos la seal que
aplicamos desde el generador de
seales:

Figura 3. Restador inversor.

V. CONCLUSIONES

Imagen 6. Vpp que nos arroja el gneerador.

El sumador nos sirve cuando
necesitemos combinar
frecuencias sonoras.
 Con el sumador no inversor
hecho a partir del sumador
inversor y el inversor
podemos facilitar el
resultado.

El restador nos puede servir

para comparar voltajes en
nuestros circuitos.

Los amplificadores
operacionales con estas
configuraciones nos da una
ganancia estable.

BIBLIOGRAFIA
Amplificadores operacionales
y circuitos integrados
lineales. - robert f coughlin.
Amplificadores operacionales
Arthur B. Williams.
 VI. REFERENCIAS

VII. Autor: Katarzyna Leijten-Nowak and Jef L. van Meerbergen.

VIII. Titulo: Applying the adder inverting property in the design of cost-efficient
reconfigurable logic.
IX. Published in: Circuits and Systems, 2001. MWSCAS 2001. Proceedings of the
44th IEEE 2001 Midwest Symposium on (Volume:1 )
X. Date of Conference: 2001
XI. Page(s): 434 - 437 vol.1
XII. Meeting Date : 14 Aug 2001-17 Aug 2001.
XIII.
XIV.

XV.
XVI. Autor: Aamir A. Farooqui, Vojin G. Oklobdzijas2 , Farzad Chechrazi.
XVII. Titulo: Multiplexer based adder for media signal processing.
XVIII. Published in:VLSI Technology, Systems, and Applications, 1999. International
Symposium on.
XIX. Date of Conference: 1999.
XX. Page(s): 100 103.
XXI. Meeting Date : 08 Jun 1999-10 Jun 1999.
 XXII.

XXIII.
XXIV. Autor: Gin Yee and Carl Sechen.
XXV. Titulo: Clock-delayed domino for adder and combinational logic design.
XXVI. Published in: Computer Design: VLSI in Computers and Processors, 1996.
ICCD '96. Proceedings., 1996 IEEE International Conference on.
XXVII. Date of Conference: 7-9 Oct 1996.
XXVIII. Page(s): 332 337.
XXIX. Meeting Date : 07 Oct 1996-09 Oct 1996
 XXX.

XXXI.
XXXII.
XXXIII.
XXXIV.
XXXV.
XXXVI.
XXXVII.
XXXVIII. Autor: Neil Burgess.
XXXIX. Titulo: Fast Ripple-Carry Adders in Standard-Cell CMOS VLSI.
XL. Published in: Computer Arithmetic (ARITH), 2011 20th IEEE Symposium on.
XLI. Date of Conference: 25-27 July 2011.
XLII. Page(s): 103 111.
 XLIII.

XLIV.
XLV. Autor: M. Nadi Senejani, M. Hosseinghadiry, M. Miryahyaei.
XLVI. Titulo: Low Dynamic Power High Performance Adder.
XLVII. Published in: Future Computer and Communication, 2009. ICFCC 2009.
International Conference on.
XLVIII. Date of Conference: 3-5 April 2009.
XLIX. Page(s): 482 486.
L.
 LI.
LII. Autor: M. Nadi Senejani, M. Hossein Ghadiry.
LIII. Titulo: Low dynamic power high performance adder.
LIV. Published in: CAD Systems in Microelectronics, 2009. CADSM 2009. 10th
International Conference - The Experience of Designing and Application of.
LV. Date of Conference: 24-28 Feb. 2009.
LVI. Page(s): 242 245.
LVII.

LVIII.
LIX. Autor: Victor NavarroBotello, Juan A. MontielNelson, Saeid Nooshabadi.
LX. Titulo: Fast adder design in dynamic logic.
LXI. Published in: Circuits and Systems, 2007. MWSCAS 2007. 50th Midwest
Symposium on.
LXII. Date of Conference: 5-8 Aug. 2007.
LXIII. Page(s): 851 854.
 LXIV.

LXV.
LXVI. Titulo: Multiple-input neuron MOS operational amplifier for voltage-mode
multivalued full adders.
LXVII. Published in: Circuits and Systems II: Analog and Digital Signal Processing,
IEEE Transactions on (Volume:45 , Issue: 9 ).
LXVIII. Date of Publication: Sep 1998.
LXIX. Page(s): 1307 1311.
LXX.
 LXXI.
LXXII. Autor: W. W. Goldsworthy.
LXXIII. Titulo: Semilogarithmic Amplifier System.
LXXIV. Published in: Nuclear Science, IEEE Transactions on (Volume:12 , Issue: 1).
LXXV. Date of Publication: Feb. 1965.
LXXVI. Page(s): 336 345.
LXXVII.

LXXVIII.
LXXIX.
LXXX.
LXXXI.
LXXXII.
LXXXIII. Autor: Po-Chiun Huang, Yi-Huei Chen, and Chorng-Kuang Wang, Member,
IEEE.
LXXXIV. Titulo: A 2-V 10.7-MHz CMOS limiting amplifier/RSSI.
LXXXV. Published in: Solid-State Circuits, IEEE Journal of (Volume:35 , Issue: 10 ).
LXXXVI. Date of Publication: Oct. 2000.
LXXXVII. Page(s):1474 1480.
LXXXVIII.