Analisis Data Osilator Jembatan Wien

1 Pada percobaan jaringan lead-lag, ditemukan bahwa ketika rangkaian

diberikan frekuensi sesuai dengan frekuensi resonansi yakni 1597 Hz maka
output akan sefasa dengan input, namun dengan amplitude yang lebih
kecil. Hal ini terjadi karena pada frekuensi tersebut keseluruhan rangkaian
bersifat resistif, yakni mendisipasi daya tanpa menggeser fasa.
2 Ketika rangkaian lead-lag diberi input frekuensi di bawah frekuensi
resonansi, maka tegangan output akan mendahului tegangan input,
menyebabkan rangkaian bersifat kapasitif. Hal ini terjadi akibat impedansi
kapasitor lebih besar daripada nilai resistansi resistor.
3 Ketika rangkaian lead-lag diberi input frekuensi di atas frekuensi resonansi,
maka tegangan output akan terlambat terhadap tegangan input,
menyebabkan rangkaian bersifat reaktif. Hal ini terjadi akibat impedansi
kapasitor lebih kecil daripada nilai resistansi resistor.
4 Ketika jaringan lead-lag disambungkan dengan Op-Amp, rangkaian ini
membentuk osilator jembatan Wien, dengan frekuensi output teori 1530.
Namun, karena kondisi pada Op-Amp dipengaruhi Noise yang tidak dapat
dihilangkan secara sempurna oleh rangkaian resonator, maka output
osilator menjadi tidak stabil.
Kesimpulan Osilator Wien
1 Frekuensi input jaringan lead-lag berbanding terbalik dengan pergeseran
fasa yang terjadi pada gelombang outputnya. Frekuensi ketika gelombang
input dan output memiliki perbedaan fasa nol dinamakan frekuensi
resonansi, pada rangkaian ini berada pada 1531 Hz.
2 Frekuensi output osilator jembatan wien adalah sama dengan frekuensi
resonansi jaringan lead-lag yangn terhubung, pada percobaan ini 1530 Hz,
namun karena adanya noise yang tidak dapat difilter oleh jaringan lead-
lag, maka output osilator menjadi tidak stabil.
Analisis Data PLL
1 Frekuensi free running maksimum terjadi ketika RT minimum, yakni ketika
RT 1 k dengan frekuensi 2,9 kHz.
2 Frekuensi free running minimum terjadi ketika RT minimum, yakni ketika
RT 2 k dengan frekuensi 1,5 kHz.
3 Pada teorinya, ketika rangkaian diberikan frekuensi dibawah Fmin yaitu
1,5 kHz, frekuensi gelombang output sesuai dengan frekuensi free
running, yang pada percobaan ini adalah Fmin. Namun, ketika praktek
frekuensi tertinggi (dibawah bandwidth) yang menghasilkan output free
running adalah 1 kHz.
4 Pada teorinya, ketika rangkaian diberikan frekuensi diatas frekuensi
maksimum maka gelombang output akan kembali ke nilai free running,
namun pada prakteknya frekuensi terendah (diatas bandwidth) yang
menghasilkan output free running adalah 2 kHz
5 Pada teorinya, ketika rangkaian diberikan frekuensi antara fmin dan fmax,
yang membentuk bandwidth PLL, maka frekuensi gelombang output akan
sesuai dengan gelombang input. Namun, pada kondisi RT minimum,
bandwidth yang terjadi adalah dari 1 kHz hingga 2 kHz, membentuk
bandwidth sebesar 1 kHz yang lebih kecil daripada bandwidth antara
frekuensi free running minimum dan maksimum yakni 1,5 kHz.
 Kesimpulan PLL.
1 Nilai RT menentukan frekuensi output yang terjadi ketika frekuensi input
berada di luar bandwidth PLL.
2 Nilai bandwidth PLL tidak tergantung pada nilai fmin dan fmax free
running.
Analisis data timer 555
1 Pada timer astabil terjadi perubahan frekuensi dan duty cycle ketika
resistor RA dan RB diubah. Hal ini terjadi akibat perubahan level tegangan
input pada pin trigger, yang merupakan hasil pembagian tegangan antara
RA dan RB.
2 Pin trigger dianggap paralel dengan resistor RB, sehingga level tegangan
pada pin trigger dianggap sama dengan tegangan pada resistor RB.
3 Pada timer monostabil perubahan duty cycle dan frekuensi terjadi akibat
perubahan input dari timer astabil, keluaran dari timer astabil berfungsi
sebagai trigger. Perubahan level tegangan output astabil dari high ke low
menyebabkan level output timer monostabil berubah dari low ke high,
begitu pula sebaliknya.
4 Hal ini menyebabkan perubahan fasa yang hampir tepat 180 derajat
antara output timer astabil dan output monostabil.
5 Hal ini juga menyebabkan duty cycle pada output timer monostabil
komplemen terhadap output timer astabil, karena total waktu on pada
output astabil menjadi total waktu tunggu off pada timer monostabil.
Kesimpulan timer 555.
1 Frekuensi dan duty cycle timer astabil tergantung pada pembagian
tegangan antara RA dan RB, dengan tegangan pada pin trigger dianggap
sama dengan tegangan pada RB.
2 Output timer astabil berfungsi sebagai trigger timer monostabil,
menyebabkan output timer monostabil berbeda fasa 180 derajat dengan
timer astabil.
3 Duty cycle timer monostabil komplemen terhadap timer astabil.