Sistemas Digitales I

Decodificacin y Mapeo.
MAPEO DE MEMORIA

La decodificacin y el mapeo de memoria es importante porque

permite conectar mas de un dispositivo al microprocesador.

Estos dispositivos pueden ser memorias (ROM y/o RAM), buffers,

latches, transeivers, etc.

El mapeo y decodificacin consiste en asegurar una localidad o

bloque de memoria para cada dispositivo externo al procesador.

Esto se logra mediante la combinacin de las lneas de control,

seleccin y direccin, para generar una nica seal de habilitacin
para el dispositivo deseado.

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
MAPEO DE MEMORIA

Puesto que la mayora de los dispositivos

usan lgica negativa para habilitarlos,
una tcnica bsica de decodificacin es
usando compuertas NAND.

La combinacin de entradas a estas

compuertas generan una salida en bajo
(0 lgico) siempre que todas sus
entradas estn en alto (1 lgico).

Esta seal en bajo habilita un dispositivo

en la direccin formada por la
combinacin de las seales de entrada.

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
MAPEO DE MEMORIA

Supongamos un conjunto de 16 lneas de direccin cuyas 8 lneas

ms significativas son usadas para decodificar y mapear un
dispositivo como sigue:
De acuerdo al diarama anterior se
tiene un bloque de 6A00H
6AFFH:
A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

0110 1010 XXXX XXXX

0110 1010 0000 0000

0110 1010 1111 1111

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
DECODIFICACIN DE MEMORIA

C.I. 74LS138 (Decodificador 3 x 8)

Este dispositivo selecciona una

de entre ocho salidas posibles
(Y0 hasta Y7) en nivel bajo de
acuerdo a la combinacin de tres
seales de seleccin (A, B y C).

Este dispositivo puede habilitar 8

dispositivos externos (memorias)
en bloques cuyo tamao
dependen de las lineas de
direcciones ms significatvas
que sean conectadas a las lneas
se seleccin.

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
DECODIFICACIN DE MEMORIA

C.I. 74LS138 (Decodificador 3 x 8)

Las entradas de seleccin del decodificador pueden ampliar o reducir

el tamao de los bloques mapeados.

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
DECODIFICACIN DE MEMORIA

C.I. 74LS138 (Decodificador 3 x 8)

Las entradas de seleccin del decodificador pueden ampliar o reducir

el tamao de los bloques mapeados.

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
DECODIFICACIN DE MEMORIA

C.I. 74LS138 (Decodificador 3 x 8)

Supongamos un procesador 8086 con 20 lneas de direcciones (A0

A19) conectadas a un decodificador 74LS138 como se muestra:
salida Ini bloque Fin bloque

Y0 F0000H F1FFFH

Y1 F2000H F3FFFH

Y2 F4000H F5FFFH

Y3 F6000H F7FFFH

Y4 F8000H F9FFFH

Y5 FA000H FBFFFH

Y6 FC000H FDFFFH

Y7 FE000H FFFFFH

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
INTERFACE DE MEMORIA CON EL P8086

Las seales en el procesador 8086 para poder interfazar memoria son:

Bus de datos de 16 bits (H y L), M/IO, BHE, A0, RD y WR. Las

seales BHE y A0 se usan para seleccionas uno o ambos bancos de
memoria.
BHE A0 Funcin
Ambos bancos activos de 16 bits de
0 0 datos (D15 D0)
Banco alto activo de 8 bits de datos
0 1 (D15 D8)
Banco bajo activo de 8 bits de datos
1 0 (D7 D0)

1 1 Ambos bancos deshabilitados

Ing. Ricardo Godnez Bravo.

 Sistemas Digitales I

Decodificacin y Mapeo.
INTERFACE DE MEMORIA CON EL P8086

Dado que la memoria del 8086 esta dividida en dos bancos

fisicamente, la manera de seleccionar algn banco es generar una
seal estroboscpica para escritura separada para cada banco. No
se generan seales de lectura para cada banco ya que el 8086 slo
lee el banco que necesita (alto bajo).
Si se presentan 16 bits en el bus de
datos al realizar una lectura, el
procesador slo toma la informacin
que necesita.
Para generar seales estroboscpicas
de escritura se usan compuertas OR
para combinar A0 con WR para
seleccionar el banco bajo y BHE y
WR para banco alto.
Ing. Ricardo Godnez Bravo.