Circuitos Digitales -I UNMSM

Laboratorio N 03:
SIMPLIFICACIN DE CIRCUITOS LGICOS

1. OBJETIVOS

Disear, minimizar e implementar circuitos lgicos aplicando los teoremas del

Algebra de Boole y el mtodo de simplificacin de los Mapas de Karnaugh.
Simular y comprobar la equivalencia de algunos circuitos lgico con el apoyo del
simulador PROTEUS ISIS.

2. INFORME PREVIO
Investigar y completar los cuadros resumen de la hojas de especificaciones
tcnicas de los siguientes circuitos integrados: 74LS00, 74LS02, 74LS04,
74LS08, 74LS10, 74LS11, 74LS32, 74LS86.
Condiciones de operacin recomendados:

Smbolo Parmetro Mnimo Nominal Mximo Unidad

VCC Voltaje de suministro

VIH Voltaje de entrada de nivel alto

VIL Voltaje de entrada de nivel bajo

IOH Corriente de salida en nivel alto

IOL Corriente de salida en nivel bajo

TA Temperatura de operacin (aire libre)

Caractersticas elctricas:

Smbolo Parmetro Condiciones Mnimo Tpico Mximo Unidad

Voltaje de salida VCC=mn, IOH=mx,

VOH
en alto nivel VIL=mx.

VCC=mn, IOL=mx,
Voltaje de salida VIH=mn.
VOL
en bajo nivel
VCC=mn, IOL=4 mA

Nota: valores tpicos son con VCC=5V y TA=25C.

Circuitos Digitales -I UNMSM

Caractersticas de conmutacin (a VCC=5V y TA=25C):

RL=2K

Smbolo Parmetro CL=15pF CL=50pF Unidad

Mnimo Mximo Mnimo Mximo

tPLH Tiempo de retardo de propagacin

Salida de BAJO a ALTO nivel.

tPHL Tiempo de retardo de propagacin

Salida de ALTO a BAJO nivel.

Observaciones:

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

3. SOFTWARE DE SIMULACIN REQUERIDO

3 PROTEUS ISIS v.7.5 SP3

4. INFORMACIN TERICA
El alumno deber revisar la informacin referente a:
Los postulados y teoremas del algebra de Boole.
Funciones y circuitos lgicos.
Formas cannicas de las funciones lgicas.
Mtodo del mapa de Karnaugh para simplificacin de funciones lgicas.
Circuitos Digitales -I UNMSM

5. DESARROLLO DE LA PRCTICA
5.1 Minimizacin de circuito lgico FA
: Implementar en el Proteus Isis, el circuito lgico de la siguiente figura.

: Para la simulacin, manipular los controles de estado lgico correspondientes a

las variables binarias (X, Y, Z) y anotar en la tabla, el estado lgico de las
funciones lgicas S y C, representados por los probadores lgicos.

Trmino para suma de Trmino para

Variables de entrada Salidas
productos producto de sumas
X Y Z C S C S C S
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
Circuitos Digitales -I UNMSM

1 0 1
1 1 0
1 1 1

: Complete la tabla, con los trminos algebraicos que corresponde, tal que
permita representar las funciones S y C mediante las siguientes formas
cannicas: Suma de productos y Producto de sumas.

: Represente algebraicamente las funciones S y C tal como se requiere:

C(x,y,z) = ( , , , )= ............................................................................................

C(x,y,z) = ( , , , )= ............................................................................................

S(x,y,z) = ( , , , )= ............................................................................................

S(x,y,z) = ( , , , )= ............................................................................................

: Partiendo de la forma cannica Suma de productos, minimizar cada una de las

expresiones haciendo uso de los teoremas de Algebra de Boole.

S(x,y,z) = .............................................................................................................................

S(x,y,z) = .............................................................................................................................

S(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

Expresin final de S(x,y,z) = ...................................................................................

Expresin final de C(x,y,z) = ...................................................................................

: Con los datos de la tabla desarrollada, represente las funciones S y C en el

mapa de Karnaugh.
Para la funcin S: Para la funcin C:
YZ 00 01 11 10 YZ 00 01 11 10
X X
0 0

1 1
Circuitos Digitales -I UNMSM

: Partiendo del mapa de Karnaugh, determine las expresiones algebraicas

minimizadas.

S(x,y,z) = .............................................................................................................................

S(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

C(x,y,z) = .............................................................................................................................

Expresin final de S(x,y,z) = ...................................................................................

Expresin final de C(x,y,z) = ...................................................................................

: En el recuadro siguiente, dibuje el circuito lgico que representa la solucin a

las funciones lgicas S y C mejor optimizadas.

: Observaciones:

_________________________________________________________

_________________________________________________________

_________________________________________________________
Circuitos Digitales -I UNMSM

5.2 Minimizacin de circuito lgico FS

: Implementar en el Proteus Isis, el circuito lgico de la siguiente figura.

: Para la simulacin, manipular los controles de estado lgico correspondientes a

las variables binarias (X, Y, Z) y anotar en la tabla, el estado lgico de las
funciones lgicas R y D, representados por los probadores lgicos.

Trmino para suma de Trmino para

Variables de entrada Salidas
productos producto de sumas
X Y Z R D R D R D
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

: Complete la tabla, con los trminos algebraicos que corresponde, tal que
permita representar las funciones R y D mediante las siguientes formas
cannicas: Suma de productos y Producto de sumas.
Circuitos Digitales -I UNMSM

: Represente algebraicamente las funciones R y D tal como se requiere:

R(x,y,z) = ( , , , )= ............................................................................................

R(x,y,z) = ( , , , )= ............................................................................................

D(x,y,z) = ( , , , )= ............................................................................................

D(x,y,z) = ( , , , )= ............................................................................................

: Partiendo de la forma cannica Producto de sumas, minimizar cada una de las

expresiones haciendo uso de los teoremas de Algebra de Boole.

R(x,y,z) = .............................................................................................................................

R(x,y,z) = .............................................................................................................................

R(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................

Expresin final de R(x,y,z) = ...................................................................................

Expresin final de D(x,y,z) = ...................................................................................

: Con los datos de la tabla desarrollada, represente las funciones R y D en el

mapa de Karnaugh.
Para la funcin R: Para la funcin D:
YZ 00 01 11 10 YZ 00 01 11 10
X X
0 0

1 1

: Partiendo del mapa de Karnaugh, determine las expresiones algebraicas

minimizadas.

R(x,y,z) = .............................................................................................................................

R(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................

D(x,y,z) = .............................................................................................................................
Circuitos Digitales -I UNMSM

Expresin final de R(x,y,z) = ...................................................................................

Expresin final de D(x,y,z) = ...................................................................................

: En el recuadro siguiente, dibuje el circuito lgico que representa la solucin a

las funciones lgicas R y D mejor optimizadas.

: Observaciones:

_________________________________________________________

_________________________________________________________

_________________________________________________________

5.3 Diseo de un comparador binario de 2 bits.

: Sean las variables binarias de dos bits: A y B (A=A1A0 y B=B1B0). Completar el
diseo determinando la expresin algebraica minimizada de F1, F2 y F3.
Ejemplo: para comparar los bits X y Y:

X Y F1 (X < Y) F2 (X = Y) F3 (X > Y)
(X<Y): F1 = X.Y
0 0 0 1 0
0 1 1 0 0 (X=Y): F2 = X Y
1 0 0 0 1
1 1 0 1 0 (X>Y): F3 = X.Y
Circuitos Digitales -I

Entonces, utilizando el ejemplo, completar la expresin algebraica para

comparar los nmeros A y B.
A < B: F1 = (A1 < B1) + (A1 = B1).(A0 < B0)
A = B: F2 = (A1 = B1).(A0 = B0)
A > B: F3 = (A1 > B1) + (A1 = B1).(A0 > B0)

F1 = ......................................................................................................................................

F1 = ......................................................................................................................................

F2 = ......................................................................................................................................

F2 = ......................................................................................................................................

F3 = ......................................................................................................................................

F3 = ......................................................................................................................................

: En el recuadro siguiente, dibujar el circuito lgico que representa la solucin a

cada una de las funciones minimizadas.

: Implementar en el Proteus Isis, el esquema anterior tal que permita mostrar

los resultados de las comparaciones: LEDF1=ON si (A<B), LEDF2=ON si (A=B) y
LEDF3=ON si (A<B).
Circuitos Digitales -I UNMSM

: Durante la simulacin, manipular los controles de estado lgico (A1, A0, B1, B0) y
anotar en la siguiente tabla el resultado mostrado por los LEDs.

Nmeros a comparar Resultados de la comparacin

A1 A0 B1 B0 LEDF1 LEDF2 LEDF3

0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1

: Observaciones:

_________________________________________________________

_________________________________________________________

_________________________________________________________

_________________________________________________________

_________________________________________________________
Circuitos Digitales -I UNMSM

6. CONCLUSIONES

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

___________________________________________________________

7. BIBLIOGRAFA

___________________________________________________________

___________________________________________________________

___________________________________________________________

8. ANEXO

Ubicacin de componentes en la ventana Pick Devices

Dispositivo Librera Sub-categora Categora

AND, OR, NOT ACTIVE Gates Simulator Primitives
NAND; NOR, XOR ACTIVE Gates Simulator Primitives
74LS11 74LS Gates & Inverters TTL 74LS series
LOGICSTATE ACTIVE Logic Stimuli Debugging Tools
LOGICPROBE (BIG) ACTIVE Logic Probes Debugging Tools