Manual Prácticas Electrónica Digital

UNIVERSIDAD CARLOS III DE MADRID
Manual de Prcticas:
Electrnica Digital
Grado en Ingeniera en Tecnologas de Telecomunicacin
1 Curso 2 Cuatrimestre
ESCUELA POLITCNICA SUPERIOR

DEPARTAMENTO DE
TECNOLOGA ELECTRNICA
Universidad Carlos III de Madrid - Departamento de Tecnologa Electrnica
Electrnica Digital - Manual de Prcticas Pg.: 2
NDICE
1 DISEO DE CIRCUITOS DIGITALES .....................................................................................................................3

2 ORGANIZACIN DE LAS PRCTICAS ..................................................................................................................4
2.1 MATERIAL NECESARIO EN LAS SESIONES PRCTICAS ................................................................................................ 5
2.2 MATERIAL A ENTREGAR ............................................................................................................................................ 5
2.3 EVALUACIN DE LAS PRCTICAS ..............................................................................................................................5
3 SESIN 1: DISEO DE UN CIRCUITO COMBINACIONAL ...............................................................................6
3.1 ENUNCIADO ..............................................................................................................................................................6
3.2 ESTUDIO PREVIO .......................................................................................................................................................8
4 SESIN 2: DISEO DE UNA ALU ............................................................................................................................. 9
4.1 ENUNCIADO ..............................................................................................................................................................9
4.2 ESTUDIO PREVIO ..................................................................................................................................................... 11
5 SESIN 3: GENERADOR DE SECUENCIAS ......................................................................................................... 13
5.1 ENUNCIADO ............................................................................................................................................................ 13
5.2 ESTUDIO PREVIO ..................................................................................................................................................... 14
5.3 VALIDACIN DEL DISEO ........................................................................................................................................ 15
6 SESIN 4: DETECTOR DE SECUENCIAS ............................................................................................................ 16
6.1 ENUNCIADO ............................................................................................................................................................ 16
6.2 ESTUDIO PREVIO ..................................................................................................................................................... 19
6.3 VALIDACIN DEL DISEO ........................................................................................................................................ 20
1 Diseo de circuitos digitales
Debido a la complejidad de los circuitos digitales actuales, el proceso de diseo de un circuito

digital se caracteriza principalmente por:
1. Utilizacin de herramientas CAD (simuladores, sintetizadores, anlisis esttico de
tiempos, etc.)
2. Utilizacin intensiva de tcnicas, principalmente simulacin, para comprobar el
correcto funcionamiento del circuito
Por ello, las prcticas de la asignatura se apoyarn en la utilizacin de herramientas de
diseo. Para la realizacin de las prcticas los alumnos utilizarn la herramienta Quartus-II
(Web Edition) de Altera para realizar la captura esquemtica (dibujo del esquema de
componentes en el ordenador) de los circuitos propuestos como solucin, as como para
comprobar su funcionamiento mediante simulacin.
La herramienta Quartus-II (Web Edition) se puede descargar del portal http://www.altera.com.
Se recomienda usar la versin 9.1, que puede encontrarse en la pgina:
https://www.altera.com/support/software/download/altera_design/quartus_archive/dnl-quartus_archive.jsp
Esta herramienta es gratuita, sin embargo, para su utilizacin se debe de registrar
(rellenando una serie de formularios) y seguir los pasos que se indican para su instalacin.
Para obtener una informacin detallada sobre el funcionamiento del programa Quartus-II,
puede consultar el manual bsico del programa que se encuentra a disposicin de los
alumnos en aula global, o bien la propia ayuda del programa.
2 Organizacin de las prcticas
Cada sesin de prcticas tendr una duracin total de 3 horas.
Las sesiones de prcticas se realizarn, segn la planificacin de la asignatura, los das y

horas que se muestra en las siguientes tablas para cada una de las sesiones de laboratorio:
Sesin 1 Sesin 2 Sesin 3 Sesin 4
G. 91 V(14:00-17:00) 24-feb 3-mar 31-mar 21-abr
G. 92 L (17:00-20:00) 27-feb 6-mar 3-abr 24-abr
Grupo Laboratorio Profesor
Jos Antonio Tello

91 1.1.F08
Jos Alberto Espejo
Jos Antonio Tello

92 1.0.E01I
Jos Alberto Espejo
Las sesiones de laboratorio no estn destinadas a que los alumnos resuelvan el problema
planteado, sino que deben asistir al laboratorio con la prctica resuelta.
Los alumnos debern traer al laboratorio (en un pendrive, disquete, etc.) los ficheros
generados al realizar la captura esquemtica con el programa Quartus-II, as como los
ficheros necesarios para la simulacin del circuito en el ordenador del laboratorio.
Durante las sesiones de laboratorio los profesores comprobaran que la solucin propuesta
por el alumno funciona correctamente. De no ser as, durante la sesin de prcticas el
alumno podr realizar sobre su diseo inicial las modificaciones que consideren oportunas,
con el objeto de conseguir que el circuito funcione correctamente
2.1 Material necesario en las sesiones prcticas
Para la realizacin de las sesiones prcticas en el laboratorio se realizarn simulaciones y

validaciones de los circuitos diseados en FPGAs.
En el laboratorio cada grupo de alumnos tendr que traer a las sesiones prcticas suficiente
cable rgido de 0.5 mm2 de seccin para poder realizar el montaje del circuito diseado. As
mismo ser necesario material para cortar el cable y pelarlo (pelacable, tijeras, etc).
2.2 Material a entregar
Antes de la realizacin de la prctica cada alumno deber realizar un estudio previo, que
consistir en la solucin propuesta al problema de diseo planteado. El estudio previo se
recoger por los profesores encargados del laboratorio durante la realizacin de la prctica.
- Se entregar una copia en papel del estudio previo.
- NO se admitir ningn estudio previo (o alguna de sus partes) en formato electrnico.
- NO se recoger ningn estudio previo fuera de plazo.
En los apartados en los que se describe cada una de las sesiones de prcticas se indica con
ms detalle el contenido del estudio previo que los alumnos deben entregar.
2.3 Evaluacin de las prcticas
El conjunto de las cuatro prcticas tiene una valoracin del 15% sobre la nota final. La nota
de prcticas se mantendr durante el curso acadmico en las convocatorias ordinaria y
extraordinaria.
En caso de que el alumno tenga que repetir la asignatura, la calificacin de prcticas NO se
guardar para los cursos siguientes.
Al igual que el resto de actividades de la asignatura la realizacin de las prcticas es
obligatoria.
Durante el transcurso de la sesin de prcticas, los profesores comprobaran que la solucin
propuesta por el alumno funciona correctamente.
En la evaluacin de estas sesiones prcticas se valorar el estudio previo entregado y
la realizacin de la prctica en el laboratorio. En la evaluacin de la realizacin de la sesin
prctica, los alumnos explicarn detalladamente cualquier parte de su diseo a los
profesores. Aquellos alumnos que no demuestren conocer suficientemente los circuitos
diseados y presentados en clase sern evaluados negativamente y sometidos a pruebas
adicionales.
3 Sesin 1: Diseo de un circuito combinacional
En esta sesin de prcticas se pretende que los alumnos apliquen los conocimientos
adquiridos en las sesiones de teora para disear circuitos combinacionales bsicos. Para la
prctica que se propone, los alumnos deben realizar los puntos que se exponen a
continuacin:
- Disear el circuito en base a las especificaciones suministradas en este manual:

o Identificar entradas y salidas del circuito
o Tabla de verdad
o Obtencin de funciones lgicas simplificadas
o Esquemtico a partir del diseo
- Simulacin de la solucin propuesta
- Sntesis del circuito
- Validacin del circuito diseado en una FPGA
3.1 Enunciado
Se quiere disear electrnicamente el juego de Piedra, Papel o Tijera para dos jugadores.
En este juego electrnico:
- Cada uno de los dos jugadores dispondr de dos interruptores (S1 y S0). Con estos
dos bits codificaremos la eleccin de cada jugador segn el siguiente cdigo:
S1 S0 Significado
0 0 No utilizado
0 1 Papel
1 0 Piedra
1 1 Tijera
- El circuito diseado decidir el ganador de la partida. El resultado se mostrar

mediante dos diodos LED, representado cada uno de ellos a un jugador, con el
siguiente funcionamiento:
o Si uno de los dos diodos se enciende mostrar el jugador ganador
o Si se encienden los dos significa que ha habido un empate
o Si los dos diodos estn apagados significa que an no ha habido un resultado
El esquema del circuito a disear se muestra en la Figura 1.

Figura 1. Esquema del circuito a disear.
Se pide:
1) Determine las entradas y salidas del circuito a disear.
2) Obtenga la tabla de verdad del circuito a disear.
3) Obtenga las funciones lgicas simplificadas.
4) Esquema del circuito simplificado.
5) Simulacin del circuito. Compruebe el correcto funcionamiento del circuito mediante la

simulacin con Quartus II. La tabla de verdad obtenida en el apartado 2 debe coincidir
con los resultados obtenidos en simulacin.
6) Sntesis del circuito:

- Generacin del fichero de programacin. Dicho fichero, cuya extensin es *.pof, se
genera de forma automtica durante el proceso de compilacin.
- Identificacin de pines de entrada/salida asignados al circuito diseado. Se
pretende conocer qu pin se ha asignado a cada seal de entrada/salida del
circuito. Para ello se debe consultar en el fichero *.rpt, tambin generado de forma
automtica durante el proceso de compilacin.
7) Alimentacin del circuito, y su conexin al entrenador. Una vez realizada la sntesis y

programacin, ya se dispone del circuito lgico dentro de la FPGA. Para probar su
funcionamiento, es necesario realizar las siguientes conexiones*:
- Entradas y salidas del circuito. Una vez identificados los pines asignados a las
entradas y salidas del circuito diseado se conectarn al entrenador. En esta
prctica: S1.1, S0.1, S1.2, S0.2 se conectarn a 4 interruptores del entrenador y la
decisin del ganador a dos leds del entrenador. SOLO SE CONECTARN LAS
ENTRADAS Y SALIDAS DE NUESTRO CIRCUITO, EL RESTO DE LOS PINES
ASIGNADOS NO SE CONECTAN.
- Alimentacin de la placa a 5V, proporcionados por el entrenador. Cuidado al
conectar los terminales de 5V (Vcc) y 0V (GND) y no ponerlos al revs.
- NO CONECTAR A 5V TODOS LOS PINES DE LA FPGA QUE SE LLAMEN Vcc.
Todos esos pines estn conectados internamente con la alimentacin, de manera
que al alimentar la placa a 5V, ya estn todos conectados a Vcc.
- Llamar al profesor de prcticas para la revisin del montaje antes de
encender la fuente de alimentacin.
8) Validacin del diseo. En esta fase comprobaremos que el comportamiento del

circuito diseado se corresponde con el diseo y la simulacin realizados
previamente.
*El alumno deber traer a la sesin de prcticas el cable y los utensilios de corte
del mismo que considere oportunos para realizar el montaje de la prctica.
3.2 Estudio previo
El estudio previo de la prctica 1 se entregar al inicio de la clase y no se podr

modificar.
Aquellos alumnos que necesiten consultar su propio diseo en el estudio previo debern
acudir a la sesin de prcticas con una copia del mismo para utilizarla durante la sesin. La
entrega se realizar en papel y no se admitir ningn material en formato electrnico.
En el estudio previo se evaluar:
1- Determinacin de entradas y salidas del circuito a disear

2- Tabla de verdad
3- Simplificacin razonada de las funciones lgicas obtenidas. Si se utiliza Karnaugh,
deber incluirse.
4- Dibujo del circuito (esquemtico) mediante la herramienta Quartus II
El alumno podr aadir todos los comentarios que considere oportunos para el correcto
entendimiento de la solucin propuesta.
El resto de los puntos descritos en el anterior apartado se realizarn y evaluarn durante la

sesin prctica.
4 Sesin 2: Diseo de una ALU
adquiridos en las sesiones de teora para disear circuitos combinacionales aritmticos.
En esta prctica se partir de bloques disponibles en la herramienta Quartus II con los cuales
los alumnos realizarn un diseo a medida.
4.1 Enunciado
Se quiere disear una ALU (unidad aritmtico lgica) que consta de las siguientes
caractersticas:
- 2 operandos de dos bits, X y Y
- Salida de dos bits, R
- Salida de acarreo, Cout
- 4 operaciones:
Suma aritmtica, R=X+Y
Inversin lgica del operando X, R=NOT X
AND lgica de ambos operandos, R=XY
OR exclusiva de ambos operandos R=XY
En la siguiente figura se muestra el diseo a realizar por parte de los alumnos.
Para el montaje en el laboratorio las entradas irn conectadas a los interruptores del
entrenador y las salidas a los LED del entrenador.
Para realizar el diseo los alumnos utilizarn los siguientes bloques del Quartus II:
- Sumador de 4 bits: 7483
- Codificador: 74147
- Multiplexores: mux41
- Puertas lgicas
Recuerde que los bloques disponibles en Quartus II debern conectarse adecuadamente
para cumplir la funcionalidad que requiere este diseo.
Se pide:
1. Disee el circuito en base a los mdulos listados en el enunciado de esta prctica.

2. Esquema del circuito.
3. Simulacin del circuito. Compruebe el correcto funcionamiento del circuito mediante la
simulacin con Quartus II. Para realizar la simulacin es necesario probar cada operacin
con un conjunto de operandos. NO PRUEBE TODA LAS COMBINACIONES POSIBLES.
El conjunto de operandos elegidos deber justificarse.
4. Sntesis del circuito:
Generacin del fichero de programacin. Dicho fichero, cuya extensin es *.pof, se
genera de forma automtica durante el proceso de compilacin.
Identificacin de pines de entrada/salida asignados al circuito diseado.
Se pretende conocer qu pin se ha asignado a cada seal de entrada/salida del
circuito. Para ello se debe consultar en el fichero *.rpt, tambin generado de forma
automtica durante el proceso de compilacin.
5. Alimentacin del circuito, y su conexin al entrenador. Una vez realizada la sntesis y
programacin, ya se dispone del circuito lgico dentro de la FPGA.
Para probar su funcionamiento, es necesario realizar las siguientes conexiones*:
Entradas y salidas del circuito. Una vez identificados los pines asignados a las
entradas y salidas del circuito diseado se conectarn al entrenador.
En esta prctica: las entradas se conectarn a los interruptores y las salidas a los leds
del entrenador. SOLO SE CONECTARN LAS ENTRADAS Y SALIDAS DE
NUESTRO CIRCUITO, EL RESTO DE LOS PINES ASIGNADOS NO SE CONECTAN.
Alimentacin de la placa a 5V, proporcionados por el entrenador.
Cuidado al conectar los terminales de 5V (Vcc) y 0V (GND) y no ponerlos al revs.
NO CONECTAR A 5V TODOS LOS PINES DE LA FPGA QUE SE LLAMEN Vcc.

Todos esos pines estn conectados internamente con la alimentacin, de manera que
al alimentar la placa a 5V, ya estn todos conectados a Vcc.
Llamar al profesor de prcticas para la revisin del montaje antes de encender la
fuente de alimentacin.
6. Validacin del diseo. En esta fase comprobaremos que el comportamiento del circuito
diseado se corresponde con el diseo y la simulacin realizados previamente.
El alumno deber traer a la sesin de prcticas el cable y los utensilios de corte del
mismo que considere oportunos para realizar el montaje de la prctica.
4.2 Estudio Previo
El estudio previo de la prctica 1 se entregar al inicio de la clase y no se podr

modificar.
Aquellos alumnos que necesiten consultar su propio diseo en el estudio previo debern
acudir a la sesin de prcticas con una copia del mismo para utilizarla durante la sesin.
La entrega se realizar en papel y no se admitir ningn material en formato electrnico.
En el estudio previo se evaluar:
1. Determinacin de entradas y salidas del circuito a disear. Cuntos interruptores y
cuantos LEDs se necesitan para mostrar el resultado en el montaje prctico?
2. Diseo realizado.
Se explicar el diseo realizado en base a los bloques de partida. Esta explicacin se
detallar para cada uno de los bloques utilizados en el diseo.
a) Sumador
Simule el bloque sumador de 4 bits (7483). Determine el bit de mayor peso tanto en
las entradas como en las salidas.
A partir de este sumador el alumno indicar las conexiones necesarias para realizar
un sumador de dos bits.
Para asegurarse del correcto funcionamiento de este bloque, simlelo de forma
independiente.
b) Bloques de operaciones lgicas
Se disearn los bloques de las operaciones lgicas. Indicando entradas/salidas. Por
la simplicidad de las operaciones no se requiere tabla de verdad ni Karnaugh.
Esquema del circuito diseado para cada operacin.
c) Operacin a realizar
En este bloque se seleccionar la operacin a realizar.
Indique qu bloque de los disponibles ha utilizado y como lo ha conectado. Para
realizar las conexiones correctamente simule el bloque seleccionado.
Indique si las entradas son activas a nivel alto o a nivel bajo. Qu ocurre cuando se
activan varias operaciones de forma simultnea? En base a su respuesta determine
qu tipo de circuito est utilizando para este apartado.
Determine mediante una tabla de verdad el funcionamiento del bloque adaptado a las
especificaciones del circuito.
d) Seleccin de salida
En este bloque se seleccionar la salida en base a la operacin que se desee
realizar.
Indique qu bloque de los disponibles ha utilizado y como lo ha conectado.
Indique mediante una tabla de verdad el funcionamiento de este bloque adaptado a
las especificaciones del circuito.
3. Dibujo del circuito (esquemtico) mediante la herramienta Quartus II.
4. Simulacin del circuito.
En este apartado la simulacin deber estar comentada explicando qu parte del circuito
se est simulando as como los resultados obtenidos. Se entregar la simulacin de la
ALU completa, no por partes.
Se debern probar en simulacin todas las operaciones. No es necesario probar todas las
posibles combinaciones de los operandos para cada operacin. Con probar una muestra
representativa es suficiente. Los alumnos debern justificar la eleccin realizada.
El alumno podr aadir todos los comentarios que considere oportunos para el correcto
entendimiento de la solucin propuesta.
El resto de los puntos descritos en el anterior apartado se realizarn y evaluarn durante la

sesin prctica.
5 Sesin
sin 3: GENERADOR DE SECUENCIAS
adquiridos en las sesiones de teora referentes al diseo de circuitos secuenciales.
5.1 Enunciado
Disear un generador de secuencias que permita obtener en su salida, dos secuencias
diferentes en funcin del valor de una lnea de entrada.
El sistema dispondr de las siguientes lneas:
- Entrada SEL, que sirve para seleccionar la secuencia deseada.

o SEL=0 Secuencia de salida 101001
o SEL=1 Secuencia de salida 11001
- Salida Z, por la que obtendremos los bits de la secuencia seleccionada, sincronizados

con la seal de reloj del sistema.
- inicializar el sistema.
Entrada INICIO, activa a nivel bajo, asncrona, que sirve para inicializar
- Seal de reloj CLK.
Descripcin del funcionamiento:
La salida Z del sistema entregar de manera cclica una de las dos secuencias, en funcin
del valor de la entrada SEL, es decir:
o SEL=0 Z=101001101001101001 .
o SEL=1 Z=110011100111001 11001..
Una vez iniciada una secuencia se completar independientemente del valor de la entrada de
seleccin.
Cuando se completa una secuencia el sistema comprueba el valor de la entrada de seleccin
y genera la secuencia que corresponda.
correspond
Para el montaje en el laboratorio las entradas y salidas se conectarn al entrenador:

- Entrada CLK a la seal de reloj.
- Entradas SEL e INICIO a dos interruptores.
- Salida Z a un diodo LED.
5.2 Estudio Previo
El estudio previo se entregar al inicio de la clase y no se podr modificar.

Aquellos alumnos que necesiten consultar su diseo en el desarrollo de la sesin de
prcticas debern traer una copia del mismo.
Disear teniendo en cuenta las siguientes especificaciones:
- Debe emplearse un circuito secuencial sncrono mediante una mquina de estados de
tipo Moore con biestables tipo D.
- Los biestables dispondrn de seales de CLEAR y PRESET asncronas. (En
QUARTUS se denominan dff)
Se pide:
- Diagrama de Estados del sistema..

- Asignacin de estados.
- Tablas de transicin.
- Ecuaciones de Estado (Entrada de los biestables)
- Ecuacin de salida.
- Esquema del sistema (Obtenido con Quartus)
- Simulaciones del circuito que demuestren el correcto funcionamiento del circuito.
- Identificacin de pines de entrada/salida asignados al circuito diseado. Se pretende
conocer qu pin se ha asignado a cada seal de entrada/salida del circuito. Para ello
se debe consultar en el fichero *.rpt, generado de forma automtica durante el proceso
de compilacin.
5.3 Validacin del diseo
Una vez comprobado que el diseo simula cumpliendo las especificaciones que se describen
en este manual se proceder al montaje del circuito para verificar el diseo.
A continuacin se describen los pasos a seguir:
1. Programacin del dispositivo (FPGA). Es necesario el archivo *.pof generado por Quartus,
este archivo se enviar al dispositivo. Para ello es necesario conectar la alimentacin de
la placa que contiene la FPGA (Vcc=5V del entrenador, GND=GND del entrenador).
Tambin hay que conectar el PC con la placa mediante un cable JTAG-USB. Una vez
realizadas las conexiones, se abrir la herramienta Programming tool dentro de Quartus,
se seleccionar el fichero *.pof y se programar el dispositivo. Finalizada la programacin
se puede desconectar el cable de programacin para realizar el montaje.
2. Alimentacin del circuito, y su conexin al entrenador. Una vez realizada la sntesis y
programacin, ya se dispone del circuito lgico dentro de la FPGA.
Para probar su funcionamiento, es necesario realizar las siguientes conexiones*:
Entradas y salidas del circuito. Una vez identificados los pines asignados a las
entradas y salidas del circuito diseado se conectarn al entrenador.
En esta prctica: las entradas se conectarn a los interruptores y las salidas a los leds
del entrenador. SOLO SE CONECTARN LAS ENTRADAS Y SALIDAS DE
NUESTRO CIRCUITO, EL RESTO DE LOS PINES ASIGNADOS NO SE CONECTAN.
Alimentacin de la placa a 5V, proporcionados por el entrenador.
Cuidado al conectar los terminales de 5V (Vcc) y 0V (GND) y no ponerlos al revs.
NO CONECTAR A 5V TODOS LOS PINES DE LA FPGA QUE SE LLAMEN Vcc.
Todos esos pines estn conectados internamente con la alimentacin, de manera que
al alimentar la placa a 5V, ya estn todos conectados a Vcc.
Llamar al profesor de prcticas para la revisin del montaje antes de encender la
3. Validacin del diseo. En esta fase comprobaremos que el comportamiento del circuito
4. En esta ltima fase los alumnos tendrn que demostrar que conocen el diseo y
funcionamiento del sistema, para ello el profesor realizar las preguntas que considere
con objeto de comprobar su nivel de conocimiento.
El alumno deber traer a la sesin de prcticas el cable y los utensilios de corte del
mismo que considere oportunos para realizar el montaje de la prctica.
6 Sesin 4: DETECTOR DE SECUENCIAS
adquiridos en las sesiones de teora referentes al diseo de circuitos secuenciales.
6.1 Enunciado
Disear un detector de secuencias de tres bits en el que el usuario introducir la secuencia
en paralelo mediante un registro de desplazamiento, y en cuya salida se obtendr '1' si la
secuencia introducida por el usuario coincide con la secuencia "101", y '0' en caso contrario.
El sistema dispondr de las siguientes lneas:
- Entradas "I1, I2, I3", estas entradas estarn conectadas a los conmutadores del
entrenador con los que el usuario introducir el cdigo de la secuencia a detectar.
- Entrada "DV", con la que el usuario indicar cuando el dato introducido mediante los
conmutadores "I1, I2, I3" es vlido y se puede comenzar con el proceso de deteccin.
- Salida "OUT", esta salida se conectar a uno de los leds del entrenador y se deber
activar slo en el caso de que el usuario introduzca la secuencia "101" (I1=1, I2=0,
I3=1), la activacin de esta salida se producir despus de los ciclos de reloj
necesarios para el proceso de deteccin, a partir de que se active la entrada de dato
vlido "DV", y deber permanecer activa mientras el usuario no desactive la entrada
de dato vlido "DV".
Descripcin del funcionamiento:
El usuario introducir la secuencia a detectar en paralelo con los conmutadores del

entrenador, sin embargo, la entrada de la secuencia en el detector se realiza en serie por una
sola entrada, por tanto, necesitaremos un registro de desplazamiento que convierta de
paralelo a serie la secuencia introducida por el usuario, el 74194.
Se disear una mquina de estados, "Mquina de estados 1", para el control de la carga
del dato en el registro de desplazamiento y el inicio del desplazamiento de la secuencia, la
"Mquina de estado 2" ser el detector de la secuencia "101".
Segn esto, el sistema estar formado por las siguientes partes:
1. Registro de desplazamiento 74194
El registro de desplazamiento que utilizaremos ser el 74194, cuya funcionalidad est

descrita en la siguiente tabla:
La descripcin de los pines del registro de desplazamiento 74194 es la siguiente:

El 74194 es un registro de desplazamiento de 4 bits, sin embargo, la secuencia que tenemos que
desplazar es de 3 bits, por tanto, tenemos dos opciones de configuracin:
- utilizar los 3 bits ms significativos (B, C y D) desplazndolos hacia la derecha, y utilizando
como salida de la secuencia en serie, la salida QD.
- utilizar los 3 bits menos significativos (A, B y C) desplazndolos hacia la izquierda, y
utilizando como salida de la secuencia en serie, la salida QA.
En los esquemas de la prctica hemos utilizado la primera de ellas, aunque la otra tambin es vlida.
2. Mquina de estados 1: Control Registro Desplazamiento
Esta mquina de estados controlar la carga en paralelo de la secuencia introducida por el usuario
mediante los conmutadores del entrenador, iniciar el desplazamiento de los bits e indicar al detector
de secuencia cuando puede comenzar con la deteccin de la secuencia "101".
Las entradas / salidas de esta mquina de estados son:
- Entrada "DV", con la que el usuario indicar cuando el dato, introducido mediante los
conmutadores, es vlido y se puede comenzar con el proceso de deteccin.
- Salida "DETECT", esta salida se conectar al mdulo de deteccin y permanecer activa
mientras los bits de la secuencia se estn desplazando por la salida serie del registro "QD",
indicando al mdulo de deteccin cuando puede realizar la comparacin con la secuencia a
detectar "101".
- Salidas "S1, S0", con estas salidas se configura el registro 74194 para que realice la carga del
dato paralelo y para que, posteriormente, realice el desplazamiento de los bits de la secuencia.
3. Mquina de estados 2: Detector de Secuencia "101"
Esta mquina de estados realiza la deteccin de la secuencia "101", y activar la salida conectada al led
slo cuando la secuencia introducida por el usuario coincida con la secuencia "101".
Las entradas / salidas de esta mquina de estados son:
- Entrada "DATA IN", por esta lnea de entrada se introducen, con cada ciclo de reloj, los bits de
la secuencia introducida por el usuario.
- Entrada "ENABLE", cuando se active esta entrada se habilitar el mdulo para realizar la
deteccin de la secuencia, cuyos bits se introducen en serie por la entada "DATA IN".
- Salida "OUT", esta salida se activar cuando la secuencia introducida por usuario coincida con
la secuencia "101". Esta salida deber permanecer activa mientras el usuario no se desactive la
entrada de habilitacin "ENABLE".
6.2 Estudio previo

El estudio previo se entregar al inicio de la clase y no se podr modificar.
Aquellos alumnos que necesiten consultar su diseo en el desarrollo de la sesin de prcticas debern
traer una copia del mismo.
Disear teniendo en cuenta las siguientes especificaciones:
- Debe emplearse un circuito secuencial sncrono mediante una mquina de estados con
biestables tipo D.
- Los biestables dispondrn de seales de CLEAR y PRESET asncronas. (En QUARTUS se
denominan dff)
- Para realizar el diseo se recomienda hacer un diseo jerrquico, es decir, disear cada mquina
de estados por separado. Esto facilitar en gran medida las simulaciones del circuito completo.
Se pide:
1. Registro de desplazamiento
En base a la tabla de verdad proporcionada y/o la simulacin del componente 74194 determinar el
valor de las entradas de control S1, S0, SRSI y SLSI para el correcto funcionamiento del circuito
(captura del dato y desplazamiento de los bits).
2. Mquina de estados 1: control del registro
- Identificacin de entradas y salidas de la mquina de estados

- Diagrama de estados
- Asignacin de estados
- Tablas de transicin
- Ecuacin de salida
- Simulacin del correcto funcionamiento del circuito diseado
La simulacin deber incluir el estado en el que se encuentra la mquina de estados.
3. Mquina de estados 2: detector de secuencia
- Identificacin de entradas y salidas de la mquina de estados

- Diagrama de Estados
- Asignacin de estados
- Tablas de transicin
- Ecuacin de salida
- Simulacin del correcto funcionamiento del circuito diseado
La simulacin deber incluir el estado en el que se encuentra la mquina de estados.
4. Circuito completo
- Esquemtico del circuito completo

- Simulacin del circuito completo
- Nmero de biestables utilizados y frecuencia mxima de funcionamiento del circuito
6.3 Validacin del diseo
1) Alimentacin del circuito, y su conexin al entrenador. Una vez realizada la sntesis y

programacin, ya se dispone del circuito lgico dentro de la FPGA. Para probar su
funcionamiento, es necesario realizar las siguientes conexiones*:
- Entradas y salidas del circuito. Una vez identificados los pines asignados a las entradas y
salidas del circuito diseado se conectarn al entrenador. En esta prctica: las entradas se
conectarn a los interruptores y las salidas a los leds del entrenador. SOLO SE
CONECTARN LAS ENTRADAS Y SALIDAS DE NUESTRO CIRCUITO, EL RESTO
DE LOS PINES ASIGNADOS NO SE CONECTAN.
- Alimentacin de la placa a 5V, proporcionados por el entrenador. Cuidado al conectar los
terminales de 5V (Vcc) y 0V (GND) y no ponerlos al revs.
- NO CONECTAR A 5V TODOS LOS PINES DE LA FPGA QUE SE LLAMEN Vcc.
Todos esos pines estn conectados internamente con la alimentacin, de manera que al
alimentar la placa a 5V, ya estn todos conectados a Vcc.
- Llamar al profesor de prcticas para la revisin del montaje antes de encender la
2) Validacin del diseo. En esta fase comprobaremos que el comportamiento del circuito
3) En esta ltima fase los alumnos tendrn que demostrar que conocen el diseo y funcionamiento
del sistema, para ello el profesor realizar las preguntas que considere con objeto de comprobar
su nivel de conocimiento.
*El alumno deber traer a la sesin de prcticas el cable y los utensilios de corte del mismo
que considere oportunos para realizar el montaje de la prctica.

Manual Prácticas Electrónica Digital

Transféré par

Informations du document

Description originale:

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Manual Prácticas Electrónica Digital

Transféré par

Droits d'auteur :

Formats disponibles

UNIVERSIDAD CARLOS III DE MADRID

ESCUELA POLITCNICA SUPERIOR

1 DISEO DE CIRCUITOS DIGITALES .....................................................................................................................3

1 Diseo de circuitos digitales

Debido a la complejidad de los circuitos digitales actuales, el proceso de diseo de un circuito

2 Organizacin de las prcticas

Cada sesin de prcticas tendr una duracin total de 3 horas.

Las sesiones de prcticas se realizarn, segn la planificacin de la asignatura, los das y

Sesin 1 Sesin 2 Sesin 3 Sesin 4

G. 91 V(14:00-17:00) 24-feb 3-mar 31-mar 21-abr

G. 92 L (17:00-20:00) 27-feb 6-mar 3-abr 24-abr

Grupo Laboratorio Profesor

Jos Antonio Tello

Jos Antonio Tello

2.1 Material necesario en las sesiones prcticas

Para la realizacin de las sesiones prcticas en el laboratorio se realizarn simulaciones y

2.2 Material a entregar

2.3 Evaluacin de las prcticas

3 Sesin 1: Diseo de un circuito combinacional

- Disear el circuito en base a las especificaciones suministradas en este manual:

- El circuito diseado decidir el ganador de la partida. El resultado se mostrar

El esquema del circuito a disear se muestra en la Figura 1.

Figura 1. Esquema del circuito a disear.

1) Determine las entradas y salidas del circuito a disear.

2) Obtenga la tabla de verdad del circuito a disear.

3) Obtenga las funciones lgicas simplificadas.

4) Esquema del circuito simplificado.

5) Simulacin del circuito. Compruebe el correcto funcionamiento del circuito mediante la

6) Sntesis del circuito:

7) Alimentacin del circuito, y su conexin al entrenador. Una vez realizada la sntesis y

8) Validacin del diseo. En esta fase comprobaremos que el comportamiento del

3.2 Estudio previo

El estudio previo de la prctica 1 se entregar al inicio de la clase y no se podr

En el estudio previo se evaluar:

1- Determinacin de entradas y salidas del circuito a disear

El resto de los puntos descritos en el anterior apartado se realizarn y evaluarn durante la

4 Sesin 2: Diseo de una ALU

1. Disee el circuito en base a los mdulos listados en el enunciado de esta prctica.

NO CONECTAR A 5V TODOS LOS PINES DE LA FPGA QUE SE LLAMEN Vcc.

4.2 Estudio Previo

El estudio previo de la prctica 1 se entregar al inicio de la clase y no se podr

El resto de los puntos descritos en el anterior apartado se realizarn y evaluarn durante la

El sistema dispondr de las siguientes lneas:

- Entrada SEL, que sirve para seleccionar la secuencia deseada.

- Salida Z, por la que obtendremos los bits de la secuencia seleccionada, sincronizados

- Seal de reloj CLK.

Descripcin del funcionamiento:

Para el montaje en el laboratorio las entradas y salidas se conectarn al entrenador:

5.2 Estudio Previo

El estudio previo se entregar al inicio de la clase y no se podr modificar.

- Diagrama de Estados del sistema..

5.3 Validacin del diseo

6 Sesin 4: DETECTOR DE SECUENCIAS

El sistema dispondr de las siguientes lneas:

Descripcin del funcionamiento:

El usuario introducir la secuencia a detectar en paralelo con los conmutadores del

1. Registro de desplazamiento 74194

El registro de desplazamiento que utilizaremos ser el 74194, cuya funcionalidad est

La descripcin de los pines del registro de desplazamiento 74194 es la siguiente:

2. Mquina de estados 1: Control Registro Desplazamiento

3. Mquina de estados 2: Detector de Secuencia "101"

6.2 Estudio previo

2. Mquina de estados 1: control del registro