Trabajo de investigacin de Sistema Digitales (VHDL)
TRABAJO DE INVESTIGACION DE SISTEMAS DIGITALES (VHDL)
Tobar Rogel Mauricio Fernando
mauri_tovar_21@hotmail.com
RESUMEN: En el campo de la electrnica digital,
VHDL que significa LENGUAJE DE DESCRIPCION DE
HARDWARE DE CIRCUITOS INTEGRADOS DE MUY
ALTA VELOCIDAD, nos permite modelar sistemas
digitales, describir circuitos digitales y la programacin
de FPGAs, PLD, ASIC y similares, a partir de estos
modelos podremos simular (Comprobar que el circuito
tiene la funcionalidad deseada) y sintetizar (Crear un
circuito que funciona como el modelo). Mediante esta
investigacin se busca contribuir a los conocimientos
adquiridos en la asignatura de Sistemas Digitales.
PALABRAS CLAVE: Lenguaje para describir
circuitos digitales.
1. INTRODUCCIN
En la electrnica los lenguajes de descripcin de
hardware (HDLs, Hardware Description Languages)
vienen utilizndose desde los aos 70 en los ciclos de
diseo de sistemas digitales asistidos por CAD
electrnico. Al principio surgieron una serie de lenguajes
que no llegaron a alcanzar un xito que permitiera su
consolidacin en el campo industrial o acadmico. En
los aos 80 aparecen los lenguajes Verilog y VHDL que,
aprovechando la disponibilidad de herramientas
hardware y software cada vez mas potentes y los
adelantos en las tecnologas de fabricacin de circuitos
integrados, logran imponerse como herramientas
imprescindibles en el desarrollo de nuevos sistemas.
VHDL es un lenguaje definido por el IEEE (Institute of
Electrical and Electronics Engineers), utilizados para
describir circuitos digitales y la programacin de FPGAs,
con la funcionalidad de simular y sintetiza sistemas
digitales. El objetivo de la presente investigacin es con
el fin de conocer las caractersticas principales, su
funcionalidad y la programacin bsica.
2. MARCO TEORICO
2.1. QU ES VHDL?
VHDL es el acrnimo que representa la
combinacin de VHSIC y HDL, donde VHSIC es el
acrnimo de Very High Speed Integrated
Circuit y HDLes a su vez el acrnimo de Hardware
Description Language.
Es un lenguaje definido por el IEEE (Institute of Electrical
and Electronics Engineers) (ANSI/IEEE 1076-1993)
usado por ingenieros para describir circuitos digitales.
Otros mtodos para disear circuitos son la captura de
esquemas (con herramientas CAD) y los diagramas de
bloques, pero stos no son prcticos en diseos
1
complejos. Otros lenguajes para el mismo propsito
son Verilog y ABEL.
Aunque puede ser usado de forma general para describir
cualquier circuito se usa principalmente para programar
PLD (Programable Logic Device - Dispositivo Lgico
Programable), FPGA (Field Programmable Gate
Array),ASIC y similares. [2]
2.2 CARACTERISTICAS DEL LENGUAJE
El lenguaje VHDL fue creado con el propsito de
especificar y documentar circuitos y sistemas digitales
utilizando un lenguaje formal. En la prctica se ha
convertido, en un gran nmero de entornos de CAD, en
el HDL de referencia para realizar modelos sintetizables
automticamente. Las principales caractersticas del
lenguaje VHDL se explican en los siguientes puntos:
DESCRIPCIN TEXTUAL NORMALIZADA: El
lenguaje VHDL es un lenguaje de descripcin
que especifica los circuitos electrnicos en un
formato adecuado para ser interpretado tanto
por mquinas como por personas. Se trata
adems de un lenguaje formal, es decir, no
resulta ambiguo a la hora de expresar el
comportamiento o representar la estructura de
un circuito. Est, como ya se ha dicho,
normalizado, o sea, existe un nico modelo
para el lenguaje, cuya utilizacin est abierta a
cualquier grupo que quiera desarrollar
herramientas basadas en dicho modelo,
garantizando su compatibilidad con cualquier
otra herramienta que respete las indicaciones
especificadas en la norma oficial. Es, por
ltimo, un lenguaje ejecutable, lo que permite
que la descripcin textual del hardware se
materialice en una representacin del mismo
utilizable por herramientas auxiliares tales como
simuladores y sintetizadores lgicos,
compiladores de silicio, simuladores de tiempo,
de cobertura de fallos, herramientas de diseo
fsico, etc.
AMPLIO RANGO DE CAPACIDAD
DESCRIPTIVA: El lenguaje VHDL posibilita la
descripcin del hardware con distintos niveles
de abstraccin, pudiendo adaptarse a distintos
propsitos y utilizarse en las sucesivas fases
que se dan en el desarrollo de los diseos.
Adems es un lenguaje adaptable a distintas
metodologas de diseo y es independiente de
la tecnologa, lo que permite, en el primer caso,
cubrir el tipo de necesidades de los distintos
gneros de instituciones, compaas y
organizaciones relacionadas con el mundo de
la electrnica digital; y, en el segundo, facilita la
Trabajo de investigacin de Sistema Digitales (VHDL)
.
actualizacin y adaptacin de los diseos a los
avances de la tecnologa en cada momento.
OTRAS VENTAJAS: Adems de las ventajas
ya reseadas tambin es destacable la
capacidad del lenguaje para el manejo de
proyectos de grandes dimensiones, las
garantas que comporta su uso cuando, durante
el ciclo de mantenimiento del proyecto, hay que
sustituir componentes o realizar modificaciones
en los circuitos, y el hecho de que, para
muchas organizaciones contratantes, sea parte
indispensable de la documentacin de los
sistemas.[1]
2.3 FORMAS DE DESCRIBIR UN CIRCUITO
Dentro del VHDL hay varias formas con las que
podemos disear el mismo circuito y es tarea del
diseador elegir la ms apropiada.
FUNCIONAL: Describimos la forma en que se
comporta el circuito. Esta es la forma que ms
se parece a los lenguajes de software ya que la
descripcin es secuencial. Estas sentencias
secuenciales se encuentran dentro de los
llamados procesos en VHDL. Los procesos son
ejecutados en paralelo entre s, y en paralelo
con asignaciones concurrentes de seales y
con las instancias a otros componentes.
FLUJO DE DATOS: describe asignaciones
concurrentes (en paralelo) de seales.
ESTRUCTURAL: se describe el circuito con
instancias de componentes. Estas instancias
forman un diseo de jerarqua superior, al
conectar los puertos de estas instancias con las
seales internas del circuito, o con puertos del
circuito de jerarqua superior.
MIXTA: combinacin de todas o algunas de las
anteriores.
En VHDL tambin existen formas metdicas para el
diseo de mquinas de estados, filtros digitales, bancos
de pruebas etc. [3]
2.4 PROGRAMACION EN VHDL (DECLARACION DE
ENTIDAD)
La realizacin del modelo hardware de un dispositivo en
VHDL consiste en la elaboracin de dos unidades de
cdigo VHDL: Una declaracin de entidad y un cuerpo
de Arquitectura.
La declaracin de Entidad es la unidad de diseo VHDL
que sirve para especificar el interfaz de los dispositivos.
Cumple, por tanto, funciones equivalentes a las de los
smbolos en las representaciones grficas.
La entidad sirve para definir las entradas y salidas que
tendr un determinado circuito. Para definir una entidad
se realizar mediante la palabra reservada ENTITY. En
principio pudiera parecer que esta definicin sea
equivalente a la cabecera de una funcin de un lenguaje
cualquiera de programacin. En VHDL es ms
2
conveniente ver a la entidad como una caja negra con
cables para las entradas y salidas. La ventaja de pensar
en una entidad como en una caja negra a la que se
conectan cables es que es ms fcil comprender la
ejecucin concurrente que ocurrir en el hardware. La
descripcin de cmo funciona por dentro esa caja negra
es la arquitectura, que se ver en el siguiente captulo.
A continuacin se muestra la sintxis de una entidad:
Figura1. Sintxis Bsica de la Declaracin de Entidad
2.5 PROGRAMACION VHDL (ARQUITECTURA)
El cuerpo de Arquitectura es la unidad de diseo VHDL
que sirve para especificar el funcionamiento de un
dispositivo identificado por una determinada Declaracin
de Entidad, por lo que se puede considerar el
equivalente a las tablas de verdad o a los cronogramas.
2.5.1 DESCRIPCION DE FLUJO DE DATOS
A la hora de plantearse crear un programa en VHDL no
hay que pensar como si fuera un programa tpico para
ordenador. No hay que olvidar que en VHDL hay que
describir un hardware, algo que no se hace en un
programa para ordenador. Un circuito electrnico puede
tener muchos elementos que estn ejecutando acciones
a la vez, por ejemplo en un circuito puede tener una
entrada que se aplique a dos puertas lgicas y de cada
una obtener una salida, en este caso tendra dos
caminos en los que se ejecutaran acciones (las puertas
lgicas) de forma paralela. Esto es lo que se
llama concurrencia. VHDL es un lenguaje concurrente,
como consecuencia no se seguir el orden en que estn
escritas las instrucciones a la hora de ejecutar el cdigo.
De hecho, si hay dos instrucciones, no tiene porqu
ejecutarse una antes que otra, pueden ejecutarse a la
vez.
2.5.1.1 SENTECIAS CONCURRENTES
La instruccin bsica de la ejecucin concurrente es la
asignacin entre seales a travs del smbolo <=. Para
facilitar la asignacin de las seales VHDL incluye
elementos de alto nivel como son instrucciones
condicionales, de seleccin, etc., que se vern a
continuacin.
2.5.1.1.1 WHENELSE
Sentencia de seleccin mltiple. En hardware es
necesario incluir todas las opciones posibles. En este
caso es obligatorio siempre acabar la expresin con
un ELSE.
Trabajo de investigacin de Sistema Digitales (VHDL)
.
2.5.1.1.2 WITH SELECT WHEN
Es similar a las sentencias case o switch de C. La
asignacin se hace segn el contenido de un objeto o
resultado de cierta expresin.
2.5.1.1.3 BLOCK
En ocasiones interesa agrupar un conjunto de
sentencias en bloques. Estos bloques permiten dividir el
sistema en mdulos, estos mdulos pueden estar
compuestos de otros mdulos.
2.5.2 DESCRIPCION DEL COMPORTAMIENTO
Como la programacin concurrente no siempre es la
mejor forma de describir ideas, VHDL incorpora la
programacin serie, la cual se define en bloques
indicados con la sentencia PROCESS. En un mismo
diseo puede haber varios bloques de este tipo, cada
uno de estos bloques corresponder a una instruccin
concurrente. Es decir, internamente la ejecucin de las
instrucciones de los PROCESS es serie, pero entre los
bloques es concurrente.
2.5.2.1 PROCESS
Un process, como se ha dicho antes, es una sentencia
concurrente en el sentido de que todos los process y
todas las dems sentencias concurrentes se ejecutarn
sin un orden establecido. No obstante las sentencias
que hay dentro del process se ejecutan de forma
secuencial. Por lo tanto se puede decir que una
estructura secuencial va en el interior de un process.
2.5.2.2 VARIABLES Y SEALES
Hay que distinguir las seales y las variables, las
seales se declaran entre architecture y su
correspondiente begin mientras que las variables se
declaran entre process y su begin. Dentro de un
process pueden usarse ambas, pero hay una diferencia
importante entre ellas: las seales slo se actualizan al
terminar el proceso en el que se usan, mientras que las
variables se actualizan instantneamente, es decir, su
valor cambia en el momento de la asignacin.
2.5.2.3 SENTENCIAS SECUENCIALES
2.5.2.3.1 IF THEN ELSE
Permite la ejecucin de un bloque de cdigo
dependiendo de una o varias condiciones.
2.5.2.3.2 CASE
Es parecido al anterior porque tambin ejecuta un
bloque de cdigo condicionalmente, pero en esta
ocasin se evala una expresin en vez de una
condicin. Se debe recordar que se deben tener en
cuenta todos los casos, es decir, incluir como ltima
opcin la sentencia when others.
2.5.2.3.3 LOOP
LOOP es la forma de hacer bucles en VHDL. Sera el
equivalente a un FOR o WHILE de un lenguaje
convencional.
2.5.2.3.4 NEXT Y EXIT
NEXT permite detener la ejecucin actual y seguir con la
siguiente, la sentencia EXIT hace que se salga del bucle
superior al que se ejecuta.
2.5.2.3.5 ASSERT
Se usa para verificar una condicin y, en caso de que
proceda, dar un aviso.
2.5.2.3.6 WAIT
La ejecucin de un bloque process se realiza de forma
continuada, como si de un bucle infinito se tratara (se
ejecutan todas las sentencias y se vuelven a repetir).
Esto no tiene mucho sentido, puesto que continuamente
se ejecutara lo mismo una y otra vez, sera interesante
poder parar la ejecucin. Una forma de hacerlo e
mediante las listas de sensibilidad, las cuales se han
visto anteriormente, aunque existe otra forma de hacerlo
mediante la sentencia WAIT, pero es algo ms complejo.
[3]
3. CONCLUSIONES
VHDL es un lenguaje definido por IEEE
(Institute of Electrical and Electronics
Engineers) utilizado por los ingenieros para
describir circuitos digitales.
Las unidades bsicas con que se describe un
dispositivo hardware es la Declaracin de
Entidad y un Cuerpo de Arquitectura.
La declaracin de Entidad es la unidad de
diseo VHDL que sirve para especificar el
interfaz de los dispositivos y el cuerpo de
arquitectura es la unidad de diseo VHDL que
sirve para especificar el funcionamiento de un
dispositivo identificado por una determinada
Declaracin de Entidad.
4. REFERENCIAS
[1] Miguel Angel Freire Rubio, Introduccion al lenguaje VHDL.
Disponible en:
http://www.eweb.unex.es/eweb/fisteor/antonio_astillero/ec/v
hdl/Manual%20VHDL.pdf
[2] Wikipedia, VHDL
Disponible en:
http://es.wikipedia.org/wiki/VHDL
[3] Wikilibros, Programacion en VHDL.
Disponible en:
http://es.wikibooks.org/wiki/Programaci%C3%B3n_en
_VHDL/Arquitectura