Universidad Nacional Mayor de

San Marcos

FACULTAD DE INGENIERIA
ELECTRNICA Y ELECTRICA

Circuitos Sumador, Circuito Comparador,

Circuito Generador de Paridad
Informe Final

Curso : Lab. de Circuitos Digitales I.

Profesor : Ing. Casimiro Pariasca, Oscar

Horario : Martes 4-6pm.

Alumnos (Cdigo):
13190181 OLAECHEA ALIAGA JUAN CARLOS
13190138 AGUIRRE BARRIONUEVO DIEGO ALONSO
12190165 ROJAS CHUMPITAZ JHOJAN JESS

2017
 Circuitos Sumador, Circuito Comparador, Circuito
Generador de Paridad

1. Explique el funcionamiento de un circuito restador binario utilizando el

mtodo de complemento a uno y complemento a dos.

Utilizando el complemento a dos (C2). La resta de dos nmeros binarios puede

obtenerse sumando al minuendo el complemento a dos del sustraendo.

Ejemplo:

La siguiente resta, 91 - 46 = 45, en binario es:

1011011 1011011
-0101110 el C2 de 0101110 es 1010010 +1010010

0101101 10101101
En el resultado nos sobra un bit, que se desborda por la izquierda. Pero, como
el nmero resultante no puede ser ms largo que el minuendo, el bit sobrante se
desprecia.
Un ltimo ejemplo: vamos a restar 219 - 23 = 196, directamente y utilizando el
complemento a dos:
11011011 11011011
-00010111 el C2 de 00010111 es 11101001 +11101001

11000100 111000100
Y, despreciando el bit que se desborda por la izquierda, llegamos al resultado correcto:
11000100 en binario, 196 en decimal.

2. Hasta qu nmero puede contarse empleando un nmero binario de 6

bits?
El mayor nmero de 6 bits es:
111111, si convertimos a decimal es: 127. Por lo tanto podemos contar hasta 127
empleando un nmero binario de 6 bits.
 3. Disear un circuito comparador de dos nmeros de 2 bits.

4. Mencione y explique aplicaciones del generador de paridad y del

verificador de paridad.

Generador de paridad.
En los generadores de paridad la paridad puede ser par o impar. El bit de paridad se
utiliza para detectar posibles errores en la transmisin del dato transmitido, mediante
un comprobador de paridad que recepciona la informacin con el fin de validarla.

En la siguiente figura se muestra cmo se puede realizar un generador de paridad

con puertas lgicas or-exclusiva (OR-X).
Su aplicacin viene dada: Los generadores de paridad se usan
en Telecomunicaciones para detectar, y en algunos casos corregir errores en la
transmisin de datos.

Verificador de paridad

Procedimiento

El sistema da a la salida la misma entrada. Adems se incluir otro Bit que mediante
operaciones XOR se obtiene un valor con el que obtenemos que el nmero de
unos lgicos sea siempre par.

Operaciones

- Para la operacin de generador, el bit ES 'O' se generara con paridad par en caso
contrario paridad impar.

- Para la operacin de detector, si el bit 'SE' se comportara como el bit BP de salida

del generador de paridad.

5. Para el circuito comparador de la figura, dibujar las formas de ondas de

salida para las entradas mostradas. Considere que las salidas son
ACTIVAS ALTAS:
6. Bibliografa.
Fundamentos de Sistemas Digitales Floyd.