Vous êtes sur la page 1sur 10

UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA

FACULTAD DE SISTEMAS Y TELECOMUNICACIONES


CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

CARRERA CICLO CDIGO NOMBRE DE LA


ASIGNATURA
Electronica y 2017-1 EL075 Laboratorio de Sistemas Digitales
Telecomunicaciones

LABORATORIO DE Electronica DURACION


NOMBRE DE LA PRACTICA Diseo de un circuito contador sincrono y visualizacin 6h
Display de 7 segmentos

PRCTICA 7

1 OBJETIVOS

Disear y simular un circuito contador sncrono de mdulo 10, ascendente y reciclable con el
programa Quartus II.
Aplicar lenguaje VHDL para resolver problemas con Flip Flops.
Visualizar los nmeros del 0 al 9 del contador en el display de 7 segmentos de la tarjeta DE2.

2 FUNDAMENTO TERICO

FLIP-FLOP D

Es el ms bsico componente en un circuito secuencial. El valor de la seal D es muestreada en el flanco


positivo de la seal CLK y guardada en el Flip-flop. Un FF D puede tener un seal RESET asncrona para
limpiar el FF a 0.
UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

CONTADORES SINCRONOS DE C.I.


Los contadores de la serie 74ALS160 a 74ALS163 son contadores reciclables de 4 bits QD, QC, QB y QA, en
donde QA es el LSB y QD es el MSB. Estn sincronizados mediante la seal CLK. Los contadores 74ALS160
y 74ALS162 son MOD-10, tambin llamados contadores de dcadas (0-1001). Mientras que 74ALS161 y
74ALS163 son contadores binarios MOD-16 (0-1111).
Esta serie de contadores de C.I. tiene una terminal de salida RCO. La funcin de esta salida activa en
ALTO es detectar el ltimo estado del contador. El estado terminal para un contador de dcadas es 1001
(9), mientras que el estado terminal para un contador MOD-16 es 1111(15).
UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

3 PROCEDIMIENTO
3.1 EQUIPO
EQUIPO NECESARIO MATERIAL DE APOYO
Computador Prctica Impresa
Programa Quartus II Pizarron
Tarjeta DE2 con dispositivo FPGA Marcadores
EP2C35F672C Proyector

3.2 DESARROLLO DE LA PRCTICA

Se har un proyecto de un circuito que cuente el nmero de veces que se presiona un interruptor, el
contador ser sncrono, ascendente, reciclable, mdulo de 10 y el nmero de conteo se mostrar en
un display de 7 segmentos. Para ello se utilizaran los componentes 74162 y 7447. Un divisor de
frecuencia ser necesario para que la accin de conteo pueda distinguirse ante el ojo humano.

Desarrollar los siguientes pasos:


Escoja crear un nuevo proyecto en Quartus II. Poner el nombre del proyecto: contador.
Dar clic en nuevo Block Diagram/Schematic File, presiona OK y crea un archivo esquemtico.
En el espacio en blanco dentro de la pantalla del editor de bloques hacer el circuito similar al que
muestra en figura.1.
UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

Figura.1. Esquema del contador.

Simula el circuito usando una seal de clk de 200ns de periodo para comprobar el correcto
funcionamiento del contador.
Crea un archivo vhd y coloca el cdigo de la figura 2.
Guarda el archivo en la misma direccin del proyecto, pon el nombre divisorfre y luego
compila el archivo.
Ir al botn >file > crate / Update > Create Symbol for current file y con esto se crea un
smbolo de divisorfre.
Una vez creado el smbolo, podr insertar el bloque del smbolo en el esquema desde el
cuadro symbol y en la carpeta protect como se muestra en la figura 3.
Modifica el circuito similar como se muestra en la figura 4.
Compilar el proyecto.
Hacer la asignacin pines como se muestra en la figura 5.
UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES


UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

Figura.2. Cdigo VHDL en divisor de frecuencia.


UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

Figura.3. Bloque del smbolo de divisor de frecuencia.

Figura.4. Contador con divisor de frecuencia.


UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

Figura.5. Asignacin de pines.

Programa la FPGA Cyclone II EP2C70F896C6. Se inserta el USB-Blaster. Y se manda a correr


dando clic en: Hardware Setup...
Comprueba el funcionamiento del circuito. Qu sucede?
Vuelve a modificar el circuito secuencial con el esquema de la figura 6.
Compila, programa y verifica el resultado. Qu sucede? Porque?

Figura.6. Circuito contador sncrono final.


UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

4 TABLA DE RESULTADOS

Pegue aqu el cronograma resultado de su simulacin.

Pegue aqu una foto del resultado de su implementacin.

5 Conclusiones y Bibliografia
5.1 Conclusiones
UNIVERSIDAD ESTATAL PENINSULA DE SANTA ELENA
FACULTAD DE SISTEMAS Y TELECOMUNICACIONES
CARRERA DE ELECTRNICA Y TELECOMUNICACIONES

LABORATORIO DE SISTEMAS DIGITALES

5.2 Bibliografia
Sistemas Digitales Principios y Aplicaciones, Ronald J. Tocci, 10ma Edicin.
Gua del programa QUARTUS Edicin y Simulacin, Universidad del Pas Vasco,
http://www.sc.ehu.es/acwarila/LDD/Practica/GuiaQuartus1.pdf
DE2 Development and Education Board, User Manual, ALTERA.
Don Meador. Begining Digital From a VHDL Perpesctive. First edition 2011.

Vous aimerez peut-être aussi