Vous êtes sur la page 1sur 176

2

COMPUTER SYSTEMS
ORGANIZACIN

Un ordenador digital consta de un sistema interconectado de procesadores,


memo-Ries, y dispositivos de entrada / salida. Este captulo es una introduccin a
estos tres com-ponentes ya su interconexin, como fondo para una ms detallada
Examina-cin de los niveles especficos en los cinco captulos siguientes.
Procesadores, memorias y de entrada / salida son conceptos clave y estarn presentes
en todos los niveles, por lo que comenzarn a nuestro estudio de arquitectura de
ordenador mirando a los tres en turno.

2.1 PROCESADORES
La organizacin de un simple ordenador orientado a bus se muestra en la Fig. 2-
1. La CPU (Central Processing Unit) es el '' cerebro '' del equipo. Su funcin es
ejecutar programas almacenados en la memoria principal por ir a buscar sus
instrucciones, examen-nando ellos, y luego ejecutar una tras otra. Los componentes
se con-CONECTADOS por un bus, que es una coleccin de alambres paralelos para
la transmisin de seales de direccin, datos y control. Los autobuses pueden ser
externos a la CPU, que conecta con MEM-ORY y los dispositivos de E / S, sino
tambin interna en la CPU, como veremos en breve. Las computadoras modernas
tienen varios buses.
La CPU se compone de varias partes distintas. La unidad de control se encarga
de traer las instrucciones desde la memoria principal y la determinacin de su tipo.
La unidad lgica arith-metic realiza operaciones tales como adicin y booleana
AND necesaria para llevar a cabo las instrucciones.
55
56 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Unidad Central de
Procesamiento (CPU)

Controlar
unidad

de unidad
lgica dispositivos de E /
aritmtica S
(ALU)

registros Principal Disc Impresor


memoria o a
...
...

Autobs

La Figura 2-1. La organizacin de un simple ordenador con una CPU y dos


dispositivos de E / S.

La CPU tambin contiene una pequea memoria, de alta velocidad se utiliza


para almacenar resultados temporales y cierta informacin de control. Esta memoria
se compone de un nmero de registros, que tienen cada uno tiene un cierto tamao
y funcin. Por lo general, todos los registros tienen el mismo tamao. Cada registro
puede contener un nmero, hasta algn mximo de termined por su tamao. Los
registros pueden ser ledos y escritos a alta velocidad, ya que son internas a la CPU.
El registro ms importante es el contador de programa (PC), que apunta a la
siguiente instruccin que se debe buscar para su ejecucin. (El nombre '' contador
de programa '' es algo engaoso porque no tiene nada que ver con contar nada, pero
el trmino se utiliza universalmente.) Tambin es importante el registro de
instruccin (IR), que tiene la instruccin se est ejecutando actualmente. La mayora
de los equipos tienen numerosos otros registros, as, algunos de ellos de uso general,
as como algunos de los propsitos especficos. Sin embargo, otros registros son
utilizados por el sistema operativo para controlar el com-putadora.

2.1.1 Organizacin de la CPU

La organizacin interna de una parte de un simple CPU von Neumann se


muestra en la Fig. 2-2 en ms detalle. Esta parte se denomina la ruta de datos y
consta de los regis-tros (tpicamente de 1 a 32), la ALU (Unidad Lgica Aritmtica),
y varios buses con-de conectar el piezas. Los registros se alimentan en dos registros
entrada de la ALU, etiquetados A y B en la figura. Estos registros mantienen la
entrada de la ALU mientras que la ALU est realizando
SEGUNDO. 2.1 PROCESADORES 57

algn clculo. La ruta de datos es importante en todas las mquinas y lo discutir


con ms detalles en este libro.

A+B

UN
registros

segundo

registro de entrada de la
ALU
UN segundo
bus de entrada de la ALU

ALU

registro de salida ALU


A+B

La Figura 2-2. La ruta de datos de una mquina tpica de von Neumann.

La ALU realiza en s la suma, resta, y otras operaciones simples en sus entradas,


lo que se obtiene un resultado en el registro de salida. Este registro de salida se puede
almacenar de nuevo en un registro. Ms adelante, el registro se puede escribir (es
decir, almacenada) en la memoria, si se desea. No todos los diseos tienen los
registros A, B, y de salida. En el ex-amplio, la adicin se ilustra, pero ALUs tambin
puede realizar otras operaciones.
La mayora de las instrucciones se pueden dividir en una de dos categoras: en
registros de memoria o registro a registrar. Registro de memoria de instrucciones
permiten palabras de memoria que se debe buscar en los registros, en los que, por
ejemplo, se pueden utilizar como entradas de la ALU en las instrucciones sub-Sist.
( '' '' Las palabras son las unidades de datos se movieron entre la memoria y registros.
Una palabra puede ser un nmero entero. Discutiremos organizacin de la memoria
ms adelante en este captulo.) Otras instrucciones en registros de memoria permiten
almacenar registros de nuevo en la memoria.
El otro tipo de enseanza es el registro-registro. Un registro-registro tpico en-
struction obtiene dos operandos de los registros, los lleva a los registros de entrada
de la ALU, realiza alguna operacin sobre ellos (tales como la adicin o booleana
AND),
58 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

y almacena el resultado de nuevo en uno de los registros. El proceso de ejecucin de


dos oper-ands a travs de la ALU y almacenar el resultado se denomina ciclo ruta
de datos y es el corazn de la mayora de las CPU. En gran medida, define lo que la
mquina puede hacer. Las computadoras modernas tienen mltiples ALU funcionan
en paralelo y especializados para diferentes funciones. Cuanto ms rpido el ciclo
ruta de datos es, ms rpida ser la mquina funciona.

Ejecucin 2.1.2 Instruccin

La CPU ejecuta cada instruccin en una serie de pequeos pasos.


Aproximadamente hablar-cin, los pasos son los siguientes:
1. Buscar la siguiente instruccin de la memoria en el registro de instruccin.
2. Cambiar el contador de programa para apuntar a la siguiente instruccin.
3. Determinar el tipo de instruccin simplemente descabellada.
4. Si la instruccin utiliza una palabra en la memoria, determinar dnde se
encuentra.
5. Buscar la palabra, si es necesario, en un registro de la CPU.
6. Ejecutar la instruccin.
7. Ir al paso 1 para comenzar a ejecutar la siguiente instruccin.

Esta secuencia de pasos se refiere con frecuencia como el ciclo de bsqueda hacia
decodificacin a ejecutar. Es fundamental para el funcionamiento de todos los
equipos.
Esta descripcin de cmo funciona una CPU se asemeja mucho a un programa
escrito en Ingls. La Figura 2-3 muestra este programa informal reescrito como un
mtodo Java (es decir, procedimiento) llamado interpretar. La mquina que est
siendo interpretado tiene dos registros visi-ble para programas de usuario: el
contador de programa (ordenador personal), Para hacer el seguimiento de la direccin
de la siguiente instruccin a ser exagerado, y el acumulador (C.A.), Para acumular
resultados aritmticos. Tambin cuenta con registros internos para la celebracin de
la instruccin en curso durante su ejecucin (instr), El tipo de la instruccin actual
(tipo de instr), El anuncio de gala del operando de la instruccin (loc datos), Y el
propio operando actual (datos). Las instrucciones se supone que contienen una sola
direccin de memoria. La memoria loca-cin dirigida contiene el operando, por
ejemplo, el elemento de datos para aadir a la Accu-mulator.
El mismo hecho de que es posible escribir un programa que puede imitar la
funcin de una CPU muestra que un programa no necesita ser ejecutado por un ''
hardware '' CPU con-sisting de un cuadro completo de la electrnica. En su lugar,
un programa puede llevarse a cabo haciendo que buscar a otro programa, examinar,
y ejecute las instrucciones. Un programa (tal como el de la Fig. 2-3) que obtiene,
examina, y ejecuta las instrucciones de otro programa se llama un intrprete, como
se mencion en el Cap. 1.
SEGUNDO. 2.1 PROCESADORES 59
public class {Interp
int PC // contador de programa contiene la direccin
esttica; del prximo instr
AC int // el acumulador, un registro para hacer
esttica; aritmtica
instr int // un registro de retencin de la instruccin en
esttica; curso
instr static int tipo; // el tipo de instruccin (opcode)
datos static // la direccin de los datos, o -1 si
int loc; ninguno
datos int
esttica; // mantiene el operando actual
plazo static // un poco que puede ser apagado para detener
boolean bit = true; la mquina

public static void (direccin de memoria int [], int inicial) interpretar {
// Este procedimiento interpreta programas para una mquina simple con instrucciones
tener
// un operando de memoria. La mquina tiene un AC registrarse (acumulador), usado para
// aritmtica. La instruccin ADD aade un nmero entero en memoria a la AC, por ejemplo.
// El intrprete sigue funcionando hasta que el bit de arranque se apaga por la instruccin
HALT.
// El estado de un proceso que se ejecuta en esta mquina consiste en la memoria, el
// contador de programa, el bit de ejecucin, y el aire acondicionado. Los parmetros de
entrada consisten
// la imagen de la memoria y la direccin de partida.

PC = direccin de
inicio; mientras que
(bit de ejecucin) { // ir a buscar la siguiente instruccin
instr = memoria de en instr
[PC]; PC = PC + 1; // contador de programa de la subasta
Tipo de instr = obtener el tipo Instr // determinar el tipo de instrucciones
(INSTR); loc datos = encontrar datos // localizar los datos (-1 si ninguno)
(INSTR, tipo INSTR); si (loc datos> = // si loc datos es -1, no hay operando
0) // recuperar los datos
datos = memoria de [loc // ejecutar la instruccin
datos]; ejecutar (tipo
INSTR, datos);
}

static int privada solicitud Tipo Instr (int addr) {...}


private static int encontrar datos (int instr, de tipo
int) {...} static void ejecutar privada (tipo int, datos
int) {...}
}

La Figura 2-3. Un intrprete para un simple ordenador (escrito en Java).


Esta equivalencia entre los procesadores de hardware e intrpretes tiene
implicaciones importantes para la organizacin de la computadora y el diseo de los
sistemas informticos. Despus de haber especificado el lenguaje de mquina, L, de
un nuevo equipo, el equipo de diseo puede decidir si quieren construir un
procesador de hardware para ejecutar programas en L directa o si quieren escribir
un intrprete para interpretar los programas en L en lugar de l. Si eligen para
escribir un intrprete, sino que tambin debe proporcionar una cierta mquina de
hardware para ejecutar el intrprete. Ciertas construcciones hbridas tambin son
posibles, con algunas ejecuciones de hardware, as como una interpretacin de
software.
Un intrprete rompe las instrucciones de su equipo de destino en pequeos
pasos. Como consecuencia, la mquina donde se ejecuta el intrprete puede ser
mucho ms simple y menos costoso que un procesador de hardware para el equipo
de destino sera. Esta
60 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

El ahorro es especialmente significativo si el equipo de destino tiene un gran nmero


de instruc-ciones y son bastante complicado, con muchas opciones. El ahorro viene
Essen-cialmente en el hecho de que el hardware est siendo reemplazado por el
software (el intrprete) y que cuesta ms de replicar el hardware de software.
Las primeras computadoras tenan conjuntos pequeos y sencillos de
instrucciones. Pero la bsqueda de ordenadores ms potentes condujo, entre otras
cosas, a ms potentes instruc-ciones individuales. Muy pronto, se descubri que las
instrucciones ms complejas a menudo condujeron a la ejecucin del programa ms
rpido a pesar de que las instrucciones individuales podran tomar ms tiempo para
ejecutar. Una instruccin de coma flotante es un ejemplo de una instruccin ms
compleja. El apoyo directo para acceder a elementos de la matriz es otra. A veces
era tan simple como la observacin de que los mismos se produjeron dos
instrucciones a menudo de forma consecutiva, por lo que una instruccin SIN-gle
podra llevar a cabo el trabajo de ambos.
Las instrucciones ms complejas fueron mejores porque la ejecucin de las
operaciones individuales a veces se superponen o se podra ejecutar en paralelo
usando un hardware diferente de otro modo. Para caros, ordenadores de alto
rendimiento, el coste de este hardware adicional podra justificarse fcilmente. Por
lo tanto caro, de alto rendimiento com-ordenadores llegaron a tener muchos ms
instrucciones que las de menor costo. Sin embargo, los requisitos de compatibilidad
y el aumento del costo del desarrollo de software creados en-truccin la necesidad
de ejecutar instrucciones complejas incluso en ordenadores de gama baja donde el
costo era ms importante que la velocidad.
A finales de la dcada de 1950, IBM (entonces la empresa de informtica
dominante) haba recono-zeta de que el apoyo a una sola familia de mquinas, todo
lo cual firm el documento en-trucciones, tena muchas ventajas, tanto para IBM y
para sus clientes. IBM intro-ducido la arquitectura trmino para describir este nivel
de compatibilidad. Una nueva familia de ordenadores tendra una arquitectura pero
muchas implementaciones diferentes que todos pudieran ejecutar el mismo
programa, que slo difieren en precio y velocidad. Pero, cmo construir una
computadora de bajo costo que podra ejecutar todas las instrucciones complicadas
de alto rendimiento, mquinas costosas?
La respuesta estaba en la interpretacin. Esta tcnica, en primer lugar sugerido
por Maurice Wilkes (1951), permiti el diseo de los ordenadores simples, de bajo
costo que sin embargo podra ejecutar un gran nmero de instrucciones. El resultado
fue la arquitectura de IBM Sys-tem / 360, una familia compatible de los ordenadores,
que abarca casi dos rdenes de magnitud, tanto en precio y capacidad. Un directo al
hardware (es decir, no inter-tarse en el sentido) la aplicacin se utiliz slo en los
modelos ms caros.
computadoras simples con instrucciones interpretadas tambin tenan algunos
otros beneficios. Entre los ms importantes eran
1. La capacidad de fijar las instrucciones ejecutadas de forma incorrecta
en el campo, o incluso compensar las deficiencias de diseo en el
hardware bsico.
2. La oportunidad de aadir nuevas instrucciones a un costo mnimo,
incluso despus de la entrega de la mquina.
3. Diseo estructurado que permite el desarrollo eficiente, pruebas y
documentacin de las instrucciones complejas.
SEGUNDO. 2.1 PROCESADORES 61

A medida que el mercado de los ordenadores explot dramticamente en la dcada


de 1970 y las capacidades de computacin creci rpidamente, la demanda de
computadoras de bajo costo diseos de equipos que utilizan intrpretes favorecida.
La capacidad de adaptar el hardware y el intrprete para un conjunto particular de
instrucciones que surgi como un diseo altamente rentable para los procesadores.
A medida que la tecnologa de semiconductores subyacente avanz rpidamente, el
AD-tajas de los costes superan las oportunidades para un mayor rendimiento y
arquitecturas basadas en intrprete se convirtieron en la forma convencional para
disear ordenadores. Casi todos los nuevos ordenadores diseados en la dcada de
1970, desde las minicomputadoras a los principales marcos, se basan en la
interpretacin.
A finales de los aos 70, el uso de procesadores simples ejecutan intrpretes se
haba vuelto muy generalizada, excepto entre los modelos ms caros de ms alto
rendimiento, como el de la serie de datos de control ciberntico Cray-1 y. El uso de
un intrprete elimina las limitaciones de costo inherentes de instrucciones complejas
para que los diseadores comenzaron a explorar las instrucciones mucho ms
compleja, en particular las formas de especificar los operandos que se utilizarn.
Esta tendencia alcanz su cenit con VAX-com putadora de Digital Equipment
Corporation, que tena varios cientos de instrucciones y ms de 200 formas
diferentes de especificar los operandos que se utilizarn en cada instruccin. Por
desgracia, la ar-quitectura VAX fue concebido desde el principio para ser
implementado con un inter-preter, con poco pensamiento dado a la implementacin
de un modelo de alto rendimiento. Este modo de pensar dio lugar a la inclusin de
un nmero muy grande de instruc-ciones que eran de valor marginal y difcil de
ejecutar directamente. Esta omisin result ser fatal para el VAX, y en ltima
instancia DEC tambin (Compaq compr DEC 1998 y Hewlett-Packard adquiri
Compaq en 2001).
Aunque los primeros microprocesadores de 8 bits eran mquinas muy sencillas
con conjuntos de instrucciones muy simples, a finales de los aos 70, incluso
microprocesadores haban cambiado a diseos basados intrprete. Durante este
perodo, uno de los mayores desafos que enfrentan los diseadores de
microprocesadores era hacer frente a la creciente complejidad posible gracias a los
circuitos integrados. Una ventaja importante del enfoque basado en intrprete era la
capacidad de disear un procesador simple, con la complejidad limita en gran
medida a la memoria que sostiene el intrprete. As, un diseo de hardware complejo
se podra convertir en un diseo de software complejo.
El xito de la Motorola 68000, que tena un gran conjunto interpretado
instruccin, y el fracaso concurrente de la Zilog Z8000 (que tena un conjunto de
instrucciones igual de grande, pero sin un intrprete) demostraron las ventajas de un
intrprete para traer una nuevo microprocesador en el mercado rpidamente. Este
xito fue tanto ms sorprendente, dado ventaja de Zilog (predecesor de la Z8000, el
Z80, era mucho ms popular que el predecesor de los 68000, 6800). Por supuesto,
otros factores jugaron un papel decisivo aqu, tambin, no menos importante de los
cuales era larga historia de Motorola como fabricante de chips y la larga historia de
ser un com-paa de petrleo, no un fabricante de chips de Exxon (propietario de
Zilog).
Otro factor que trabaja en favor de la interpretacin durante esa poca fue la
existen- cia de memorias de slo lectura rpida, tiendas de control de llamada, para
mantener los intrpretes.
62 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Supongamos que una instruccin tpica interpretado tom el intrprete de 10


instrucciones, llamadas microinstrucciones, a 100 nseg cada uno, y dos referencias
a la memoria principal, a 500 nseg cada uno. El tiempo total de ejecucin fue
entonces 2.000 nseg, solamente un factor de dos hijos peor que lo mejor que podra
lograr la ejecucin directa. Haba el almacn de control no ha estado disponible, la
instruccin habra tomado 6000 nseg. Una pena de factor de seis es mucho ms
difcil de tragar que una penalizacin de factor de dos.

2.1.3 RISC frente CISC

Durante la dcada de los 70 se produjo la experimentacin con instrucciones


muy complejas, hecha posible por el intrprete. Los diseadores trataron de cerrar
la '' brecha semntica '' ser-Tween lo que las mquinas podan hacer y lo que los
lenguajes de programacin de alto nivel de re-quired. Casi nadie pens en el diseo
de mquinas ms simples, al igual que ahora no hay mucha investigacin va en el
diseo de las hojas de clculo de menor potencia, redes, servidores web, etc. (quizs
por desgracia).
Un grupo que rompi la tendencia y trat de incorporar algunas de las ideas de
Seymour Cray en una minicomputadora de alto rendimiento fue dirigido por John
Cocke en IBM. Este trabajo dio lugar a una minicomputadora experimental, llamado
el 801. Aunque IBM no comercializa esta mquina y los resultados no fueron
publicados hasta aos ms tarde (Radin, 1982), se corri la voz y otras personas
comenz a investigar architec-turas similares.
En 1980, un grupo de Berkeley dirigido por David Patterson y Carlo Se'quin
comenz a disear chips de CPU VLSI que no utilizaron la interpretacin (Patterson,
1985, Patterson y Se'quin, 1982). Acuaron el trmino RISC para este concepto y
llamaron a su chip de la CPU RISC CPU I, seguido en breve por el RISC II. Un poco
ms tarde, en 1981, a travs de la Baha de San Francisco en Stanford, John
Hennessy diseado y fabri-cado un chip algo diferente que llam el MIPS
(Hennessy, 1984). Estos chips se convirtieron en productos comercialmente
importantes, la SPARC y MIPS, re-respectivamente.
Estos nuevos procesadores fueron significativamente diferentes que los
procesadores comerciales de la poca. Ya que no tienen que ser compatibles con
Prod-ductos existentes, sus diseadores son libres de elegir nuevos conjuntos de
instrucciones que maximizar el rendimiento total del sistema. Si bien el nfasis
inicial se centr en las instrucciones simples que podran ser ejecutadas rpidamente,
pronto se dio cuenta de que el diseo de las instrucciones que puedan ser emitidos
(iniciado) fue rpidamente la clave para un buen rendimiento. La duracin de una
instruccin realidad tom importaba menos que el nmero podra ser iniciado por
segundo.
En el momento estos procesadores sencillos se estn diseando en primer lugar,
la carac-rstica que llam la atencin de todos fue el nmero relativamente pequeo
de instruc-ciones disponibles, por lo general alrededor de 50. Este nmero fue
mucho menor que la de 200 a 300 en los equipos establecidos, tales como el
diciembre VAX y los grandes principales marcos de IBM. De hecho, el acrnimo
significa RISC Reduced Instruction Set Computer, que fue contrastada con CISC,
que significa Complex Instruction Set Computer (una velada referencia a la VAX,
que domin la universidad
SEGUNDO. 2.1 PROCESADORES 63

Departamentos de Ciencias de la Computacin en el momento). Hoy en da, algunas


personas piensan que el tamao del conjunto de instrucciones es un problema
importante, pero el nombre se qued.
Para hacer una larga historia corta, una gran guerra religiosa se produjo, con los
RISC SUP-porteros que atacan el orden establecido (VAX, Intel, grandes
ordenadores centrales de IBM). Alegaron que la mejor manera de disear un
ordenador era tener un pequeo nmero de instrucciones sim-ple que se ejecutan en
un ciclo de la ruta de datos de la Fig. 2-2 por ir a buscar dos registros, la combinacin
de ellos de alguna manera (por ejemplo, la adicin o AND de ellos), y Stor-ing el
resultado de nuevo en un registro. Su argumento fue que, incluso si una mquina
RISC toma cuatro o cinco instrucciones para hacer lo que hace una mquina CISC
en una sola instruccin, si las instrucciones RISC son 10 veces ms rpido (porque
no se interpretan), RISC gana. Tambin vale la pena sealar que en ese momento la
velocidad de las principales memo-Ries haba alcanzado a la velocidad de slo
lectura tiendas de control, por lo que la pena de interpretacin haba aumentado
considerablemente, lo que favorece fuertemente mquinas RISC.
Uno podra pensar que, dadas las ventajas de rendimiento de la tecnologa RISC,
mquinas RISC (como el Sol) UltraSPARC habran segado mquinas CISC (como
el Intel Pentium) en el mercado. Nada como esto ha sucedido. Por qu no?
En primer lugar, est la cuestin de la compatibilidad con versiones anteriores
y los mil millones de empresas Dol-Lars han invertido en software para la lnea de
Intel. En segundo lugar, sorprendentemente, Intel ha sido capaz de emplear las
mismas ideas, incluso en una arquitectura CISC. A partir de los 486, los
procesadores Intel contienen un ncleo RISC que ejecuta las instrucciones ms
simples (y por lo general ms comunes) en un solo ciclo ruta de datos, mientras que
la interpretacin de las instrucciones ms complicadas en la forma habitual CISC.
El resultado neto es que las instrucciones comunes son rpidos y menos
instrucciones comunes son lentos. Si bien este enfoque hbrido no es tan rpido como
un diseo puro RISC, da un rendimiento global competitiva al tiempo que permite
el viejo software para ejecutar sin modificar.

2.1.4 Principios de diseo para las computadoras modernas

Ahora que ms de dos dcadas han pasado desde que se introdujeron las
primeras mquinas RISC, ciertos principios de diseo han llegado a ser aceptada
como una buena manera de disear ordenadores dado el estado actual de la
tecnologa de hardware. Si se produce un cambio importante en la tecnologa (por
ejemplo, un nuevo proceso de fabricacin de repente hace que el tiempo de ciclo de
memoria 10 veces ms rpido que el tiempo de ciclo de la CPU), todas las apuestas
estn apagadas. Por lo tanto los diseadores de mquinas deben mantener siempre
un ojo a los cambios tecnolgicos que pueden afectar el equilibrio entre los
componentes.
Dicho esto, hay un conjunto de principios de diseo, a veces llamado los
principios de diseo RISC, que los arquitectos de nuevas CPU de propsito general
todo lo posible para seguir. restricciones externas, tales como el requisito de ser al
revs compati-ble con un poco de arquitectura existente, a menudo requieren
compromisos de vez en cuando, pero estos principios son objetivos que la mayora
de los diseadores se esfuerzan por cumplir. A continuacin vamos a dis-palabrotas
los ms importantes.
64 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Todas las instrucciones directamente son ejecutados por hardware

Todas las instrucciones comunes son ejecutados directamente por el hardware.


Ellos no son interpretados por microinstrucciones. La eliminacin de un nivel de
interpretacin proporciona alta velocidad para la mayora de las instrucciones. Para
los equipos que implementan conjuntos de instrucciones CISC, las instrucciones
ms complejas pueden dividirse en partes separadas, que luego puede ser ejecutado
como una secuencia de microinstrucciones. Este paso adicional retarda el ma-lomo
hacia abajo, pero por menos frecuencia se producen instruccin que pudiera ser
aceptable.

Maximizar la velocidad a la cual se emiten instrucciones

Las computadoras modernas recurren a muchos trucos para maximizar su


rendimiento, entre los que est intentando iniciar la mayor cantidad de instrucciones
por segundo como sea posible. Despus de todo, si se puede emitir 500 millones de
instrucciones / seg, que ha construido una de 500 MIPS proc-essor, no importa
cunto tiempo las instrucciones de hecho llevan a completar. (MIPS significa
millones de instrucciones por segundo. El procesador MIPS fue llamado as como a
ser un juego de palabras con estas siglas. Oficialmente se representa por
microprocesador y sin etapas de canalizacin bloqueadas-Inter.) Este principio
sugiere que el paralelismo puede desempear un papel importante en la mejora el
rendimiento, ya que la emisin de un gran nmero de instrucciones lentas en un
corto intervalo de tiempo slo es posible si mltiples instrucciones pueden ejecutar
a la vez.
Aunque las instrucciones se encuentran siempre en el orden del programa, que
no siempre se emiten con el fin de programa (debido a que algunos de los recursos
necesarios podra ser ocupado) y que no tienen por qu terminar en el orden del
programa. Por supuesto, si la instruccin 1 establece un registro de instrucciones y
2 usos que se registran, el gran cuidado se debe tomar para asegurarse de que la
instruccin 2 no lee el registro hasta que contiene el valor correcto. Obtener este
derecho requiere una gran cantidad de contabilidad, pero tiene el potencial para
mejoras de rendimiento al ejecutar varias instrucciones a la vez.

Las instrucciones deben ser fcil de decodificar

Un lmite crtico de la tasa de emisin de instrucciones est decodificando las


instrucciones individuales para determinar qu recursos necesitan. Cualquier cosa
que pueda ayudar a este proc-ess es til. Eso incluye instrucciones para fabricar
regular, de longitud fija, y con un pequeo nmero de campos. El menor nmero de
formatos diferentes para las instrucciones, mejor.

Slo cargas y almacenamientos debe hacer referencia a la memoria


Una de las formas ms sencillas de romper las operaciones en pasos separados
es exigir que la mayora de los operandos para instrucciones vienen de-e-Registros
de retorno a la CPU. La operacin de mover los operandos de la memoria en los
registros se puede realizar en las instrucciones por separado. Dado que el acceso a
la memoria puede tomar mucho tiempo, y el retraso es impredecible, estas
instrucciones pueden ser mejor superponen con otras instrucciones suponiendo que
no hacen nada, excepto operandos moverse entre registros y memoria.
SEGUNDO. 2.1 PROCESADORES
sesenta y cinco

Esta observacin significa que slo CARGA y ALMACENARinstrucciones deben hacer


referencia a la memoria. Todas las dems instrucciones deben funcionar solamente
en un registro.

Proporcionar un montn de Registros

Dado que el acceso a la memoria es relativamente lento, muchos registros (al


menos 32) tienen que ser proporcionado, por lo que una vez que una palabra es
exagerado, se puede mantener en un registro hasta que ya no se necesita. Quedando
sin registros y tener que limpiar de nuevo a la memoria slo para luego volver a
cargarlos es indeseable y debe evitarse tanto como sea posible. La mejor manera de
lograr esto es tener suficientes registros.

Paralelismo 2.1.5 instruccin a nivel

arquitectos informticos se esfuerzan constantemente para mejorar el


rendimiento de los ma-lomos que disean. Hacer las fichas se ejecutan ms rpido,
aumentando su velocidad de reloj es de una manera, pero por cada nuevo diseo,
hay un lmite a lo que es posible por la fuerza bruta en ese momento de la historia.
En consecuencia, la mayora de los arquitectos informticos miran al paralelismo
(hacer dos o ms cosas a la vez) como una manera de conseguir an ms perfor-
mance para una velocidad de reloj dada.
Paralelismo viene en dos formas generales, a saber, el paralelismo a nivel de
instruccin y paralelismo a nivel de procesador. En el primer caso, se explota el
paralelismo dentro instrucciones indi-viduo para obtener ms instrucciones / seg
fuera de la mquina. En este ltimo, varias CPUs trabajan juntos en el mismo
problema. Cada mtodo tiene sus propios mritos. En esta seccin vamos a ver el
paralelismo a nivel de instruccin; en la siguiente, vamos a ver el paralelismo a nivel
de procesador.

pipelining

Se ha sabido durante aos que el real de ir a buscar instrucciones de memo-ry es un


cuello de botella importante en la velocidad de ejecucin de instrucciones. Para aliviar
este problema, los ordenadores se remonta al menos hasta el IBM Stretch (1959) han
tenido la capacidad para traer instrucciones desde la memoria de antemano, por lo que
estaran all cuando se les necesitaba. Estas instrucciones se almacenan en un conjunto
especial de registros de llamadas del buffer de captacin previa. De esta manera, cuando
se necesitaba una instruccin, que podra ser tomada por lo general desde el buffer de
captacin previa en lugar de esperar para una memoria de lectura para completar.
En efecto, la obtencin previa divide la ejecucin de instrucciones en dos partes:
la precarga y la ejecucin real. El concepto de un oleoducto transporta esta estrategia
mucho ms all. En lugar de estar dividido en slo dos partes, la ejecucin de
instrucciones a menudo se divide en muchos (a menudo una docena o ms) partes,
cada una manejada por una pieza de hardware dedicado, todos los cuales se pueden
ejecutar en paralelo.
Figura 2-4 (a) ilustra una tubera con cinco unidades, tambin llamadas etapas.
Etapa 1 obtiene la instruccin de la memoria y lo coloca en un bfer hasta que se
necesite. Etapa 2 decodifica la instruccin, la determinacin de su tipo y lo que
necesita operandos.
66 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Etapa 3 localiza y recupera los operandos, ya sea de registros o desde la memoria.


Etapa 4 en realidad hace el trabajo de llevar a cabo la instruccin, por lo general
mediante la ejecucin de los operandos a travs de la ruta de datos de la Fig. 2-2.
Por ltimo, la etapa 5, escribe el resultado de nuevo al registro adecuado.
S1 S2 S3 S4 S5
Instruccin Instruccin operando Instruccin Escribir
ha
podid
o
ha podido descodifi recup
recuperar car erar ejecucin espalda
uni
da uni unid
unidad d dad ad unidad
(un
)

S1: 1 2 3 4 5 6 7 8 9
S2: 1 2 3 4 5 6 7 8
S3: 1 2 3 4 5 6 7 ...
S4: 1 2 3 4 5 6
S5: 1 2 3 4 5

1 2 3 4 5 6 7 8 9
Hora
(se
gun
do)

La Figura 2-4. (A) Una tubera de cinco etapas. (B) El estado de cada etapa
como una funcin del tiempo. Nueve ciclos de reloj se ilustran.

En la Fig. 2-4 (b), se nota que la tubera opera como una funcin del tiempo.
Durante el ciclo de reloj 1, etapa S1 est trabajando en la instruccin 1, ir a buscar
de la memoria. Durante el ciclo 2, S2 etapa descodifica la instruccin 1, mientras
que la etapa S1 obtiene instruccin 2. Durante el ciclo 3, etapa S3 obtiene los
operandos de la instruccin 1, S2 etapa descodifica la instruccin 2, y la etapa S1
obtiene el tercero de instrucciones. Durante el ciclo 4, la etapa S4 ejecuta la
instruccin 1, S3 obtiene los operandos de la instruccin 2, S2 descodifica la
instruccin 3, y S1 obtiene instruccin 4. Por ltimo, en el ciclo 5, S5 escribe el
resultado de la instruccin 1 de vuelta, mientras que las otras etapas trabajar en las
siguientes instrucciones.
Consideremos una analoga para aclarar el concepto de la canalizacin. Imagine
una fbrica de pasteles en el que se separan la coccin de los pasteles y el embalaje
de los pasteles para el buque-ment. Supongamos que el departamento de envos tiene
una cinta transportadora de largo con cinco trabajadores (unidades de
procesamiento) se alinearon a lo largo de ella. Cada 10 seg (el ciclo de reloj),
trabajador 1 lugares una caja de torta vaco en el cinturn. La caja se lleva a
trabajador 2, que introduce un pastel en ella. Un poco ms tarde, la caja llega a Sta-
cin trabajador de 3, en el que est cerrado y sellado. Luego se contina trabajador
4, que pone una etiqueta en la caja. Por ltimo, trabajador 5 quita la caja de la cinta
y lo pone en un recipiente grande para posterior envo a un supermercado.
Bsicamente, esta es la forma en que funciona la canalizacin del ordenador,
tambin: cada instruccin (torta) pasa por varias etapas de procesamiento antes de
emerger completado en el otro extremo.
SEGUNDO. 2.1 PROCESADORES 67

Volviendo a nuestro flujo de la Fig. 2-4, supongamos que el tiempo de ciclo de


esta ma-lomo es de 2 nseg. A continuacin, se tarda 10 ns para una instruccin para
avanzar todo el camino a travs de la tubera de cinco etapas. A primera vista, con
una instruccin de tomar 10 nseg, podra parecer que la mquina puede funcionar a
100 MIPS, pero en realidad hace mucho bet-ter que esto. En cada ciclo de reloj (2
nseg), una nueva instruccin se ha completado, por lo que la tasa real de
procesamiento es de 500 MIPS, no 100 MIPS.
Pipelining permite un equilibrio entre la latencia (el tiempo que se tarda en
ejecutar una instruccin), y el ancho de banda del procesador (el nmero de MIPS
la CPU tiene). Con un tiempo de ciclo de T nseg, y n etapas en la tubera, la latencia
es nT nseg porque cada instruccin pasa a travs de n etapas, cada una de las cuales
lleva T nseg.
9
Puesto que una instruccin se completa cada ciclo de reloj y hay 10 / Ciclos de
9
reloj T / segundo, el nmero de instrucciones ejecutadas por segundo es 10 / T. Para
ex amplia, si T2 nseg, 500 millones instrucciones se ejecutan cada segundo. Para
obtener el nmero de MIPS, tenemos que dividir la tasa de ejecucin de
instrucciones por 1 milln de dlares para obtener (109/ T) / 106 1000 / T MIPS.
En teora, se podra medir el ritmo de ejecucin de instrucciones en lugar de SIN
MIPS, pero nadie hace eso, as que no vamos a EI-Ther.

Las arquitecturas superescalares

Si una tubera es buena, entonces seguramente dos tuberas son mejores. Una
posible de-seal para un CPU de doble tubera, basado en la Fig. 2-4, se muestra en
la Fig. 2-5. Aqu una sola unidad de recuperacin de instrucciones obtiene pares de
instrucciones juntos y pone a cada uno en su propia tubera, completo con su propia
ALU para funcionamiento en paralelo. Para ser capaz de ejecutar en paralelo, las
dos instrucciones no deben entrar en conflicto sobre el uso de recursos (por ejemplo,
REG-nistre), y tampoco deben depender del resultado del otro. Al igual que con una
sola tubera, ya sea el compilador debe garantizar esta situacin para mantener (es
decir, el disco-ware no comprueba y da resultados incorrectos si las instrucciones no
son compati-ble), o los conflictos debe ser detectado y eliminado durante la
ejecucin utilizando adicional hardware.
S1 S2 S3 S4 S5

Instruccin operando Instruccin Escribir


ha podido
descodificar recuperar ejecucin espalda
Instruccin unidad unidad unidad unidad
ha podido
recuperar
unidad Instruccin operando Instruccin Escribir
ha podido
descodificar recuperar ejecucin espalda
unidad unidad unidad unidad
La Figura 2-5. Duales tuberas de cinco etapas con una instruccin comn traen unidad.

A pesar de tuberas, simples o dobles, se utilizaron originalmente en mquinas


RISC (el 386 y sus predecesores no tenan ninguna), a partir de los 486 Intel
comenz
68 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

la introduccin de tuberas de datos en sus CPUs. El 486 tena una tubera y el


Pentium origi-nal tena dos tuberas de cinco etapas ms o menos como en la figura.
2-5, a pesar de la divisin exacta del trabajo entre las etapas 2 y 3 (llama
decodificacin-1 y decodificar-2) fue ligeramente diferente que en nuestro ejemplo.
La tubera principal, llamada la tubera u, podra ejecutar una instruccin Pentium
arbitraria. El segundo gasoducto, llamado el v tubera, podra ejecutar instrucciones
de enteros solamente simples (y tambin uno instruction- flotador-ing-simple
puntoFXCH).
reglas fijo determinado si un par de instrucciones eran compatibles para que
pudieran ser ejecutadas en paralelo. Si las instrucciones de un par no eran suficientes
o incompatible simple, slo el primero fue ejecutado (en la tubera u). a
continuacin, el segundo se llev a cabo y vinculado con la instruccin que le sigue.
Instrucciones siempre se ejecutan en orden. Por lo tanto compiladores Pentium-
especficas que producen pares compati-ble podra producir programas ms rpido-
funcionamiento de los compiladores de ms edad. Meas-urements mostraron que un
cdigo que se ejecuta optimizado para Pentium era exactamente el doble de rpido
en programas enteros como un 486 corriendo a la misma velocidad de reloj
(Pountain, 1993). Este aumento se puede atribuir enteramente a la segunda tubera.
El ir a cuatro tuberas es concebible, pero al hacerlo duplica demasiado duro-
ware (los informticos, a diferencia de los especialistas en folclore, no creen en el
nmero tres). En cambio, un enfoque diferente se utiliza en las CPU de gama alta.
La idea bsica es tener una sola tubera, pero le dan varias unidades funcionales,
como se muestra en la Fig. 2-6. Por ejemplo, la arquitectura Intel Core tiene una
estructura similar a esta fig-ure. Ser discutido en el captulo. 4. El trmino
arquitectura superescalar fue acuado para este enfoque en 1987 (Agerwala y Cocke,
1987). Sus races, sin embargo, se remontan a ms de 40 aos a la computadora CDC
6600. El 6600 fue a buscar una instruccin cada 100 nanosegundos y se lo pas fuera
a una de las 10 unidades funcionales para la ejecucin en paralelo con la CPU fue a
buscar la siguiente instruccin.
La definicin de '' superescalar '' ha evolucionado un poco ms de tiempo. Ahora
se utiliza para describir los procesadores que emiten mltiples instrucciones -a
menudo cuatro o seis en un solo ciclo de reloj. Por supuesto, una CPU superescalar
debe tener varias unidades funcionales a mano todas estas instrucciones a. Ya que
los procesadores superescalares tienen por lo general una tubera, que tienden a
parecerse a la figura. 2-6.
Usando esta definicin, el 6600 fue tcnicamente no superescalar, ya que slo
se emiti una instruccin por ciclo. Sin embargo, el efecto fue casi el mismo: en-
structions fueron emitidos a una tasa mucho ms alta de lo que podran ser
ejecutadas. La diferencia con-conceptual entre una CPU con un reloj de 100 nseg
que emite una instruccin en cada ciclo a un grupo de unidades funcionales y una
CPU con un reloj de 400 nseg que emite cuatro instrucciones por ciclo al mismo
grupo de unidades funcionales es muy pequeo. En ambos casos, la idea clave es
que el tipo de emisin es mucho ms alta que la tasa de ejecucin, con la carga de
trabajo que se extiende a travs de una coleccin de unidades funcionales.
Implcita en la idea de un procesador superescalar es que la etapa S3 puede
emitir en-trucciones considerablemente ms rpido que la etapa S4 es capaz de
ejecutarlos. Si la etapa S3 emiti una instruccin cada 10 ns y todas las unidades
funcionales poda hacer su trabajo en 10 nanosegundos, no ms de lo que cabra
siempre estar ocupado a la vez, lo que anula la totalidad
PROCESADO
SEGUNDO. 2.1 RES 69

S4

ALU

ALU
S1 S2 S3 S5

Instruccin Instruccin operando Escribir


ha podido ha podido
recuperar descodificar recuperar CARGA espalda
unidad unidad unidad unidad

ALMACENA
R

Flotante
punto

La Figura 2-6. Un procesador superescalar con cinco unidades funcionales.

idea. En realidad, la mayora de las unidades funcionales en la etapa 4 toman


apreciablemente ms largo que un ciclo de reloj para ejecutar, sin duda los que tienen
acceso a memoria o hacen flotar-cin aritmtica de punto. Como puede verse en la
figura, es posible tener mltiples ALU en la etapa S4.

Paralelismo 2.1.6 Procesador de nivel

La demanda de ordenadores cada vez ms rpido parece ser insaciable. Los


astrnomos quieren simular lo que ocurri en el primer microsegundo despus del
big bang, economistas quieren modelar la economa mundial, y los adolescentes
quieren jugar juegos en 3D multimedia interactiva a travs de Internet con sus
amigos virtuales. Mientras que las CPU vuelven cada vez ms rpido, con el tiempo
se van a ejecutar en los problemas con la velocidad de la luz, que es probable que se
quede a 20 cm / nanosegundos en cable de cobre o fibra ptica, no importa lo
inteligente que son los ingenieros de Intel. chips ms rpidos tambin producen ms
calor, cuya disipacin es un problema enorme. De hecho, la dificultad de deshacerse
del calor producido es la razn principal por la velocidad de reloj de la CPU se han
estancado en la ltima dcada.
el paralelismo a nivel de instruccin ayuda un poco, pero la canalizacin y
opera-cin superescalar rara vez ganan ms de un factor de cinco o diez aos. Para
obtener ganancias de 50, 100, o ms, la nica manera es disear equipos con varias
CPU, por lo que ahora se echa un vistazo a cmo algunos de stos estn organizados.
70 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Computadoras paralelas de datos

Un nmero considerable de problemas en dominios computacionales tales como


las ciencias physi-Cal, ingeniera, y grficos por ordenador implicar bucles y
matrices, o de otra manera tener una estructura altamente regular. A menudo, los
mismos clculos son realizar-ed repetidamente en muchos conjuntos diferentes de
datos. La regularidad y la estructura de estos programas los hace blancos
especialmente fciles para acelerar a travs de ejecu-cin paralela. Dos mtodos
principales se han utilizado para ejecutar estos pro-gramas altamente regulares
rpida y eficiente: procesadores SIMD y procesadores vectoriales. Mientras que
estos dos esquemas son notablemente similares en la mayora de formas,
irnicamente, la primera es generalmente considerado como un ordenador paralelo
mientras que el segundo se considera un ex extensin a un solo procesador.
computadoras paralelas de datos se han encontrado muchas aplicaciones
exitosas como conse-cuencia una de su notable eficiencia. Ellos son capaces de
producir un peso significativo en Compu-tational con un menor nmero de
transistores que los enfoques alternativos. Gordon Moore (la ley de Moore) seal
que el silicio famosa cuesta alrededor de $ 1 mil millones por acre (4047 metros
cuadrados). Por lo tanto, el msculo ms computacional que se puede extraer de ese
acre de silicio, ms dinero que una empresa de informtica puede hacer la venta de
silicio. Datos procesadores paralelos son uno de los medios ms eficientes para
exprimir perfor-mance de silicio. Debido a que todos los procesadores estn
ejecutando el mismo instruc-cin, el sistema necesita slo un '' cerebro '' que controla
la computadora. En consecuencia, el procesador necesita solamente FETCH etapa,
una etapa de decodificacin, y un conjunto de lgica de control. Este es un gran
ahorro en el silicio que da a las computadoras paralelas de datos una gran ventaja
sobre otros procesadores, siempre y cuando el software se estn ejecutando es muy
regular con una gran cantidad de paralelismo.
Una sola instruccin-stream mltiple flujo de datos o procesador SIMD con-
siste de un gran nmero de procesadores idnticos que realizan la misma secuencia
de instrucciones en diferentes conjuntos de datos. primer procesador SIMD del
mundo fue la Universidad de Illinois ordenador ILLIAC IV (Bouknight et al., 1972).
El diseo original ILLIAC IV consisti en cuatro cuadrantes, cada cuadrante que
tiene un 88 rejilla cuadrada de los elementos de procesador / memoria. Una sola
unidad de control por cuadrante transmitido en una sola instruccin a todos los
procesadores, que fue ejecutado por todos los procesadores al mismo paso utilizando
cada uno sus propios datos a partir de su propia memoria. Debido a las limitaciones
de financiacin Slo un 50 megaflops (millones de operaciones de punto flotante
por segundo) cuadrante se haya construido; toda la mquina 1-gigaflop se haba
completado, se habra duplicado la potencia de clculo de todo el mundo.
unidades de procesamiento grfico (GPU) modernas dependen en gran medida
de procesamiento SIMD para proporcionar potencia de clculo enorme, con unos
transistores. El procesamiento de grficos se presta a SIMD procesadores porque la
mayora de los algoritmos son altamente regular, con operaciones repetidas en los
pxeles, vrtices, texturas y bordes. Higo. 2-7 muestra el procesador SIMD en el
ncleo de la Nvidia Fermi GPU. A Fermi GPU contiene hasta 16 multiprocesadores
streaming SIMD (SM), con cada SM que contiene 32 procesadores SIMD. Cada
ciclo, el planificador selecciona dos hilos para ejecutar en el SIMD
SEGUNDO. 2.1 PROCESADORES 71

cach de instrucciones

Despacho de Despacho de
instruccin instruccin

Register archivo

Ncleo Ncleo Ncleo Ncleo

Ncleo Ncleo Ncleo Ncleo


operando operando
Ncleo Ncleo Ncleo Ncleo
Unidad de
FP ALU Ncleo Ncleo Ncleo Ncleo

Registro Ncleo Ncleo Ncleo Ncleo


consecuencia
Ncleo Ncleo Ncleo Ncleo

Ncleo Ncleo Ncleo Ncleo

Ncleo Ncleo Ncleo Ncleo

Red de interconexin

Memoria compartida

Figura 2-7. El ncleo SIMD de la unidad de procesamiento de grficos Fermi.

procesador. La siguiente instruccin de cada hilo ejecuta entonces en hasta 16


procesadores SIMD, aunque posiblemente menos si no hay suficiente paralelismo
de datos. Si cada hilo es capaz de realizar 16 operaciones por ciclo, un
completamente cargado ncleo Fermi GPU con 32 SMS realizar la friolera de 512
operaciones por ciclo. Esta es una hazaa impre-siva teniendo en cuenta que una de
tamao similar propsito general de cuatro ncleos de CPU tendra problemas para
lograr 1/32 hasta su procesamiento.
Un procesador vectorial aparece al programador muy parecido a un procesador
SIMD. Como un procesador SIMD, es muy eficiente en la ejecucin de una
secuencia de pera-ciones sobre pares de elementos de datos. Pero a diferencia de
un procesador SIMD, todas las operaciones se realizan en una sola unidad funcional,
en gran medida pipeline. La compaa Sey-Mour Cray fundada, Cray Research,
produjo muchos procesadores vectoriales, empezando por la parte posterior Cray-1
en 1974 y continuando a travs de los modelos actuales.
Ambos procesadores SIMD y procesadores vectoriales trabajan en matrices de
datos. Ambas instrucciones individuales ex-ecute que, por ejemplo, aadir los
elementos juntos por parejas para dos vectores. Pero mientras que el procesador
SIMD lo hace por tener tantos complementos como elementos en el vector, el
procesador de vector tiene el concepto de un registro vectorial,
72 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

que consta de un conjunto de registros convencionales que se pueden cargar desde


la memoria en una sola instruccin, que en realidad los carga de la memoria en serie.
A continuacin, una instruccin de suma de vectores lleva a cabo la adicin de pares
de los elementos de dos de tales vectores por la alimentacin de ellos a un sumador
pipeline de los dos registros de vectores. El re-sultado del sumador es otro vector,
que, o bien se puede almacenar en un vector regis-ter o se utiliza directamente como
un operando para otra operacin vector. La ESS (Corriente-ing SIMD Extension)
las instrucciones disponibles en la arquitectura Intel Core uso de este modelo de
ejecucin para acelerar el clculo altamente regular, tales como multimedia y
software cientfico. A este respecto, la arquitectura Intel Core tiene la ILLIAC IV
como uno de sus antepasados.

multiprocesadores

Los elementos de procesamiento en un procesador de datos en paralelo no son


CPUs independientes, ya que hay slo una unidad de control compartido entre todos
ellos. Nuestro primer sistema de par-allel con mltiples CPUs en toda regla es el
multiprocesador, un sistema con ms de una CPU comparten una memoria comn,
como un grupo de personas en una habitacin compartiendo una pizarra comn.
Dado que cada CPU puede leer o escribir en cualquier parte de la memoria, deben
coordinar (en software) para evitar entrar en el camino del otro. Cuando dos o ms
CPU tienen la capacidad de interactuar estrechamente, como es el caso de los
multiprocesadores, que se dice que son fuertemente acoplado.
Varios esquemas de implementacin son posibles. La ms simple es tener un
nico bus con varias CPU y una memoria de todos conectados a l. Un diagrama de
un multiprocesador tales basados en bus se muestra en la Fig. 2-8 (a).
memorias locales

Compartid Compa
o rtido
memori
memoria a

UPC UPC UPC UPC UPC UPC UPC UPC

Autob
Autobs s
(un) (segundo)

La Figura 2-8. (A) un multiprocesador de un solo bus. (B) A multicomputer con


memorias locales.
No se necesita mucha imaginacin para darse cuenta de que con un gran nmero
de procesadores rpidos constantemente tratando de acceder a la memoria en el
mismo autobs, los conflictos sern re-sultado. diseadores multiprocesador han
llegado con varios esquemas para reducir este
SEGUNDO. 2.1 PROCESADORES 73

contencin y mejorar el rendimiento. Un diseo, que se muestra en la Fig. 2-8 (b),


da cada procesador parte de la memoria local de su propia, no accesible a los otros.
Esta memoria se puede utilizar para el cdigo del programa y los datos de los
artculos que no necesitan ser Shar-ed. El acceso a esta memoria privada no utiliza
el bus principal, reduciendo en gran medida el trfico de autobuses. Otros esquemas
(por ejemplo, el almacenamiento en cach-ver ms abajo) tambin son posibles.
Multiprocesadores tienen la ventaja sobre otros tipos de computadoras paralelas
que el modelo de programacin de una nica memoria compartida es fcil trabajar
con l. Para ex amplia, imaginar un programa en busca de clulas cancerosas en una
fotografa de un poco de tejido tomada a travs de un microscopio. La fotografa
digitalizada se podra mantener en la memoria com-mon, con cada procesador
asignado alguna regin de la fotografa para cazar en. Puesto que cada procesador
tiene acceso a toda la memoria, el estudio de una clula que se origina en su regin
asignada, pero extiende a ambos lados de la frontera en la siguiente regin no es
ningn problema.

multicomputadores

Aunque multiprocesadores con un modesto nmero de procesadores (256) son


de rel tivamente fcil de construir, los grandes son sorprendentemente difcil de
construir. El DIF-difi- est en conexin tantos los procesadores a la memoria. Para
evitar estos problemas, muchos diseadores han abandonado simplemente la idea de
tener una memoria compartida y simplemente construir sistemas que constan de un
gran nmero de ordenadores interconectados com-, cada uno con su propia memoria
privada, pero sin memoria comn. Estos sys-tems son llamados multicomputadores.
Las CPU en un multicomputer se dice que estn dbilmente acoplado, para
contrastar con las CPUs multiprocesador fuertemente acoplados.
Las CPUs en un multicomputador se comunican mediante el envo de mensajes
entre s, algo as como correo electrnico, pero mucho ms rpido. Para sistemas
grandes, teniendo cada ordenador conectado a cualquier otro equipo no es prctico,
por lo que se utilizan topologas como en 2D y 3D rejillas, rboles y anillos. Como
resultado, los mensajes de un ordenador a otro de ve-er menudo deben pasar a travs
de uno o ms ordenadores intermedios o interruptores para llegar desde el origen al
destino. Sin embargo, los tiempos de paso de mensajes en el orden de unos pocos
microsegundos pueden lograrse sin mucha dificultad. Multicom-ordenadores con
ms de 250.000 CPUs, como de IBM Blue Gene / P, se han construido.
Desde multiprocesadores son ms fciles de programar y multicomputadores
son ms fciles de construir, no hay mucha investigacin sobre el diseo de sistemas
hbridos que combinan las buenas propiedades de cada uno. Tales equipos tratan de
presentar la ilusin de memoria compartida sin ir a expensas de la realidad la
construccin de la misma. Vamos a entrar en multiprocesadores y
multicomputadores en detalle en el Cap. 8.
2.2 La memoria primaria
La memoria es la parte de la computadora donde se almacenan los programas y
datos. Algunos cientficos de la computacin (especialmente los britnicos) utilizan
la tienda o almacenamiento a largo plazo en lugar de la memoria, aunque cada vez
ms, el trmino '' almacenamiento '' se utiliza para referirse
74 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

de almacenamiento en disco. Sin una memoria en la que los procesadores pueden


leer y escribir informacin, no habra ningn programa almacenado ordenadores
digitales.

2.2.1 Bits

La unidad bsica de la memoria es el dgito binario, llamado un poco. Un bit


puede contener un 0 o un 1. Es la unidad ms simple posible. (Un dispositivo capaz
de almacenar slo ceros difcilmente podra formar la base de un sistema de
memoria; se necesitan al menos dos valores.)
La gente suele decir que las computadoras utilizan aritmtica binaria, ya que es
'' eficaz ''. Lo que quieren decir (a pesar de que rara vez se dan cuenta de ello) es que
la informacin digital se puede almacenar al distinguir entre diferentes valores de
alguna cantidad fsica continua, como la tensin o corriente . Los ms valores que
debe distinguirse, menos separacin entre valores adyacentes, y el menos fiable la
memoria. El sistema de nmero binario requiere slo dos valores a ser distinguidos.
En consecuencia, es el mtodo ms fiable para la codificacin de la informacin
digital. Si no est familiarizado con nmeros binarios, vase el Apndice A.
Algunos equipos, como los grandes ordenadores centrales de IBM, se anuncian
como tener decimales, as como la aritmtica binaria. Este truco se logra mediante
el uso de 4 bits para almacenar un dgito decimal usando un cdigo llamado BCD
(decimal codificado en binario). Cuatro bits proporcionan 16 combinaciones, usados
para los 10 dgitos del 0 al 9, con seis combinaciones no utilizadas. El nmero 1944
se muestra a continuacin codificado en decimal y en binario puro, el uso de 16 bits
en cada ejemplo:

decimales: 0001 1001 0100 0100 binaria: 0000011110011000

Diecisis bits en el formato decimal pueden almacenar los nmeros del 0 al 9999,
dando slo 10.000 combinaciones, mientras que un nmero binario de 16 bits puro
puede almacenar 65.536 combinaciones diferentes. Por esta razn, la gente dice que
binario es ms eficiente.
Considere, sin embargo, qu pasara si un joven y brillante elctrica engi-Neer
invent un dispositivo electrnico de alta fiabilidad que podra almacenar
directamente los dgitos del 0 al 9, dividiendo la regin de 0 a 10 voltios en 10
intervalos. Cuatro de estos dispositivos puede almacenar cualquier nmero decimal
de 0 a 9999. Cuatro tales dispositivos proporcionara 10.000 combinaciones.
Tambin se podran utilizar para almacenar nmeros binarios, utilizando slo 0 y 1,
en cuyo caso, cuatro de ellos podra almacenar slo 16 combinaciones. Con estos
dispositivos, el sistema decimal, obviamente, sera ms eficiente.

2.2.2 Direcciones de Memoria


Memorias consisten en un nmero de clulas (o lugares), cada uno de los cuales
puede almacenar una pieza de informacin. Cada clula tiene un nmero, llamado
su direccin, por lo que pro-gramas pueden referirse a ella. Si una memoria tiene n
clulas, tendrn direcciones de 0 a n-1. Todas las clulas en una memoria contienen
el mismo nmero de bits. Si una clula consiste en k bits,
SEGUNDO. 2.2 MEMORIA PRIMARIA 75

que puede contener uno cualquiera de 2kdiferentes combinaciones de bits. Figura 2-


9 muestra tres organizaciones dif-rentes para una memoria de 96 bits. Tenga en
cuenta que las clulas adyacentes tienen direcciones consecutivas (por definicin).
Direcci
n Direccin 1 Cell Direccin

0 0 0
1 1 1
2 2 2
3 3 3
4 4 4
5 5 5
6 6 16 bits

7 7 (do)

8 12 bits
(seg
und
9 o)

10
11
8 bits
(un)

Figura 2-9.Tres maneras de organizar una memoria de 96 bits.

Los equipos que utilizan el sistema numrico binario (incluyendo la notacin


octal y hexadeci-mal para los nmeros binarios) expresan las direcciones de
memoria como nmeros binarios. Si una direccin tiene m bits, el nmero mximo
metro
de clulas direccionable es 2 . Para ex-amplio, una direccin utiliza para hacer
referencia a la memoria de la fig. 2-9 (a) necesita al menos 4 bits con el fin de
expresar todos los nmeros de 0 a 11. Una direccin de 3 bits es suficiente para la
Fig. 2-9 (b) y (c), sin embargo. El nmero de bits en la direccin determina el nmero
mximo de clulas directamente direccionables en la memoria y es independiente
del nmero de bits por celda. Una memoria con 212 clulas de 8 bits cada uno y un
memo-ry con 212 clulas de 64 bits necesitan cada direcciones de 12 bits.
El nmero de bits por celda para algunos equipos que se han vendido commer-
cialmente aparece en la Fig. 2-10.
La importancia de la clula es que es la unidad ms pequea direccionable. En
los ltimos aos, casi todos los fabricantes de ordenadores han estandarizado en una
celda de 8 bits, que se llama un byte. tambin se utiliza el trmino octeto. Bytes se
agrupan en palabras. Un equipo con una palabra de 32 bits tiene 4 bytes / palabra,
mientras que un ordenador con una palabra de 64 bits tiene 8 bytes / palabra. El
significado de una palabra es que la mayora de las instrucciones oper-comieron de
palabras enteras, por ejemplo, la adicin de dos palabras juntas. As, un ma-lomo de
32 bits tendr registros de 32 bits e instrucciones para la manipulacin de palabras
de 32 bits,
ORGANIZACIN SISTEMAS DE
76 ORDENADOR CAP. 2

Bits /
Computadora clula
Burroughs B1700 1
IBM PC 8
DEC PDP-8 12
diecisi
IBM 1130 s
DEC PDP-15 18
XDS 940 24
Electrologica X8 27
XDS Sigma 9 32
Honeywell 6180 36
CDC 3600 48
CDC ciberntico 60

Figura 2-10.Nmero de bits por celda, para algunos equipos commer-ciales de


inters histrico.

mientras que una mquina de 64 bits tendr registros de 64 bits e instrucciones para
mover, sumar, restar, y de otra manera la manipulacin de palabras de 64 bits.

Ordenando 2.2.3 Byte

Los bytes en una palabra pueden ser numerados de izquierda a derecha o de


derecha a izquierda. Al principio podra parecer que esta eleccin no es importante,
pero, como veremos en breve, que tiene importantes implicaciones. Figura 2-11 (a)
representa parte de la memoria de un com-puter 32 bits cuyo bytes estn numerados
de izquierda a derecha, como el SPARC o los grandes ordenadores centrales de IBM.
Figura 2-11 (b) da la representacin anloga de un equipo de 32 bits usando la
numeracin de derecha a izquierda, como la familia Intel. El ex sys-tem, donde la
numeracin comienza en el (es decir, de alto orden) final '' grande '' se llama un
ordenador endian grande, en contraste con el pequeo endian de la fig. 2-11 (b).
Estos trminos se deben a Jonathan Swift, Los viajes de Gulliver cuya satirizado
polticos que hicieron la guerra por su disputa sobre si se deben romper los huevos
en el extremo grande o la pequea final. El trmino fue utilizado por primera vez en
la arquitectura de ordenador en un artculo delicioso por Cohen (1981).
Es importante entender que tanto en el big endian y poco sys-tems endian, un
entero de 32 bits con el valor numrico de, por ejemplo, 6, est representado por los
bits 110 en el extremo derecho (de bajo orden) 3 bits de una palabra y ceros en los
29 bits de la izquierda. En el esquema endian grande, los 110 bits son en el byte 3
(o 7, o 11, etc.), mientras que en el esquema de endian poco que estn en el byte 0
(o 4, o 8, etc.). En ambos casos, la palabra que contiene este entero tiene la direccin
0.
Si los ordenadores almacenan slo enteros, no habra ningn problema. Sin
embargo, muchas aplicaciones requieren una mezcla de nmeros enteros, cadenas
de caracteres, y otros tipos de datos. Consideremos, por ejemplo, un simple registro
de personal que consiste en una cadena (empleado
SEGUND MEMORIA
O. 2.2 PRIMARIA 77

Direccin big endian Little endian Direccin


0 0 1 2 3 3 2 1 0 0
4 4 5 6 7 7 6 5 4 4
8 8 9 10 11 11 10 9 8 8
12 12 13 14 15 15 14 13 12 12

Byte Byte
palabra de palabra de
32 bits 32 bits
(se
(un gun
) do)

Figura 2-11. (A) Memoria de Big Endian. (B) la memoria endian pequeo.

nombre) y dos nmeros enteros (edad y nmero de departamento). La cadena se


termina con 1 o ms bytes 0 a llenar una palabra. La representacin endian grande
se muestra en la Fig. 2-12 (a); la representacin little endian se muestra en la Fig. 2-
12 (b) para Jim Smith, de 21 aos, en el departamento 260 (1 256 + 4 = 260).

Transferido de
big endian a transferencia y
interc
ambia
big endian Little endian Little endian r
M
ME ET ME ME
TR R TR y TR
0 J yo O O yo J 0 O yo J J o O 0
M
ME ME ME ET
TR y TR TR R
4 S O yo T T o O S 4 T yo O S S O yo T 4
M M M M
A A A A
RI RI RI RI
D D D D
8 O 0 0 0 0 0 0 O 8 0 0 0 O O 0 0 0 8
12 0 0 0 21 0 0 0 21 12 21 0 0 0 0 0 0 21 12
die die
cis diecis cis
is 0 0 1 4 0 0 1 4 is 4 1 0 0 0 0 1 4 is
(se
(un gun (do
) do) ) (re)
Figura 2-12. (A) Un registro de personal para una mquina big endian. (B) El
mismo registro para una pequea mquina endian. (C) El resultado de la
transferencia del documento a partir de una big endian a un pequeo endian. (D)
El resultado de byte swapping (c).

Ambas representaciones estn bien e internamente consistente. Los problemas


comienzan cuando una de las mquinas trata de enviar el registro a la otra a travs
de una red de trabajo. Supongamos que el big endian enva el registro a la pequea
byte ms significativo a la vez, comenzando con el byte 0 y terminando con el byte
19. (Vamos a ser optimistas y asumir los bits de los bytes no son revertidas por la
transmisin, como se tenemos suficientes problemas como es.) de este modo byte
del big endian 0 entra en la memoria de la pequea endian en el byte 0, y as
sucesivamente, como se muestra en la Fig. 2-12 (c).
Cuando el pequeo endian intenta imprimir el nombre, funciona bien, pero la
24
edad sale como 21 2 y el departamento es tan confuso. Esta situacin se presenta
porque
78 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

la transmisin se ha invertido el orden de los caracteres en una palabra, como debe


ser, pero tambin se ha invertido los bytes en un nmero entero, que no debera.
Una solucin obvia es tener el software revertir los bytes dentro de una palabra
despus de realizar la copia. Hacer esto conduce a la Fig. 2-12 (d) lo que hace que
los dos enteros bien, pero convierte la cadena en '' MIJTIMS '' con el '' H '' que cuelga
en el medio de la nada. Esta inversin de la cadena se produce porque al leerlo,
primero el ordenador lee el byte 0 (un espacio), entonces el byte 1 (M), y as
sucesivamente.
No hay una solucin sencilla. Una manera en que funciona, pero es ineficiente,
es en clude una cabecera delante de cada dato diciendo qu tipo de datos de la
siguiente manera (cadena, entero, o de otro tipo) y el tiempo que es. Esto permite al
receptor a realizar slo las conversiones necesarias. En cualquier caso, debe quedar
claro que la falta de un estndar para la ordenacin de bytes es una gran molestia al
mover datos entre diferentes mquinas.

2.2.4 Cdigos de correccin de errores

memorias de ordenador de vez en cuando hacen errores debidos a picos de


tensin en la lnea de alta tensin, rayos csmicos, u otras causas. Para protegerse
contra este tipo de errores, algunos MEM-ories utilizan de deteccin de errores o
cdigos de correccin de errores. Cuando se utilizan estos cdigos, los bits
adicionales se aaden a cada palabra de memoria de una manera especial. Cuando
una palabra se lee de la memoria, los bits adicionales se comprueban para ver si se
ha producido un error.
Para entender cmo los errores se pueden manejar, es necesario mirar de cerca
lo que realmente es un error. Supongamos que una palabra de memoria consta de m
bits de datos a los que vamos a aadir r redundante, o cheque, bits. Deje que la
longitud total sea n (es decir, n metro r ). Una unidad de n bits que contiene los
datos de M y bits de comprobacin r se refiere a menudo como una palabra de cdigo
de n bits.
Dados dos palabras de cdigo, por ejemplo, 10001001 y 10110001, es posible
impedir la mina cmo difieren muchos bits correspondientes. En este caso, 3 bits
difieren. Para determinar cuntos bits se diferencian, simplemente calcular el bit a
bit booleano OR exclusiva de las dos palabras de cdigo y contar el nmero de bits
1 en el resultado. El nmero de posiciones de bits en el que dos palabras de cdigo
diferentes se denomina la distancia de Hamming (Hamming, 1950). Su principal
importancia es que si dos palabras de cdigo Hamming son una dis-tancia d aparte,
se requerir d errores de un solo bit para convertir uno en el otro. Por ejemplo, las
palabras de cdigo 11110001 y 00110000 son una distancia de Hamming 3 aparte
porque toma 3 errores de un solo bit para convertir uno en el otro.
Con una palabra de memoria de m bits, todas 2metro patrones de bits son legales,
metro
pero debido a la forma en que los bits de control se calculan, a slo 2 de la
norte
2 palabras de cdigo son vlidos. Si una lectura de memoria se convierte en
imagen una palabra en clave vlida, el equipo sabe que ha ocurrido un error de
memoria. Dado el algoritmo para calcular los bits de control, es posible con-struct
una lista completa de las palabras de cdigo legales, y de esta lista encontrar las dos
palabras de cdigo cuya distancia de Hamming es mnimo. Esta distancia es la
distancia de Hamming del cdigo completo.
Las propiedades de deteccin de errores y de correccin de errores de un cdigo
dependen de su distancia de Hamming. Para detectar d errores de un solo bit, se
necesita una distancia d 1 cdigo
SEGUNDO. 2.2 MEMORIA PRIMARIA 79

porque con un cdigo de este tipo no hay manera de que d errores de un bit puede
cambiar una palabra de cdigo vlida en otra palabra de cdigo vlido. Del mismo
modo, para corregir errores de un solo bit d, se necesita una distancia 2d 1 cdigo,
porque de esa manera las palabras de cdigo legales estn tan lejos que incluso con
cambios d, la palabra de cdigo original todava est ms cerca que cualquier otra
palabra cdigo, por lo que se puede determinar de forma nica.
Como un simple ejemplo de un cdigo de deteccin de errores, considere un
cdigo en el que un nico bit de paridad se anexa a los datos. El bit de paridad se
elige de manera que el num-ber de bits 1 en la palabra de cdigo es par (o impar).
un cdigo de este tipo tiene una distancia 2, ya que cualquier error de un solo bit
produce una palabra de cdigo con la paridad incorrecta. En otras palabras, se
necesitan dos errores de un bit para pasar de una palabra de cdigo vlida a otra
palabra de cdigo vlido. Puede ser utilizado para detectar errores individuales.
Cada vez que una palabra que contiene el mal par-dad se lee de la memoria, una
condicin de error es sealizado. El programa no puede con-tinue, pero al menos se
calculan no hay resultados incorrectos.
Como un simple ejemplo de un cdigo de correccin de errores, considere un
cdigo con slo cuatro palabras de cdigo vlidas:
0000000000, 0000011111, 1111100000, y 1111111111
Este cdigo tiene una distancia 5, lo que significa que puede corregir errores dobles.
Si la palabra cdigo 0000000111 llega, el receptor sabe que el original debe haber
sido 0000011111 (si no haba ms que un doble error). Sin embargo, si cambia un
error de triple 0000000000 0000000111 en, el error no se puede corregir.
Imaginemos que queremos disear un cdigo con m bits de datos y bits de
control r que permitirn a todos los errores de un solo bit a ser corregidos. Cada uno
metro
de los 2 palabras de memoria legales tiene palabras de cdigo de n ilegales a
una distancia 1 de la misma. Estas se forman por inversin sistemticamente cada
uno de los n bits en la palabra de cdigo de n bits formado a partir de ella. Por lo
tanto cada uno de los 2metro palabras de memoria legal requiere n 1 patrones de
bits dedicados a ella (para el n errores pos-sible y el patrn correcto). Dado que el
norte metro norte
nmero total de patrones de bits es 2 , Debemos tener (n 1) 2 2 .
r
utilizando n metro r, este requisito se convierte en (m r 1) 2 . Dado m, esto
pone un lmite inferior en el nmero de bits de control necesarias para corregir
errores individuales. Figura 2-13 muestra el nmero de bits de verificacin re-quired
para diferentes tamaos de palabra de memoria.

Tamao de comprobar Tamao


la palabra los bits total sobrecarga ciento
8 4 12 50
diecisis 5 21 31
32 6 38 19
64 7 71 11
128 8 136 6
256 9 265 4
512 10 522 2

Figura 2-13. Nmero de bits de comprobacin para un cdigo que puede


corregir un solo error.
80 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Este lmite inferior terico se puede lograr utilizando un mtodo debido a


Richard Hamming (1950). Antes de echar un vistazo a el algoritmo de Hamming,
vamos a ver una representacin grfica simple que ilustra claramente la idea de un
cdigo de error-cor-recting para las palabras de 4 bits. El diagrama de Venn de la
figura. 2-14 (a) contiene tres CIR-culos, A, B, y C, que en conjunto forman siete
regiones. Como ejemplo, vamos a codificar la palabra de memoria de 4 bits 1100 en
las regiones AB, ABC, AC y BC, 1 bit por regin (en orden alfabtico). Esta
codificacin se muestra en la Fig. 2-14 (a).
U U U
N N N

Error
0 0
0 do 0 do 1 do
1 1 1 1 1 1 1 1
0 0 0
0 Paridad 0
s los bits
e se se
g g g
u u u
n n n
d d d
o o o
(seg
und (do
(un) o) )

Figura 2-14. (A) Codificacin de 1100. (b) Paridad par agreg. (C) Error en AC.

A continuacin aadimos un bit de paridad a cada una de las tres regiones vacas
para producir paridad par, como se ilustra en la Fig. 2-14 (b). Por definicin, la suma
de los bits en cada uno de los tres crculos, A, B, y C, es ahora un nmero par. En el
crculo A, tenemos los cuatro nmeros 0, 0, 1 y 1, que se suman a 2, un nmero par.
En el crculo B, los nm-fibras son 1, 1, 0, y 0, que tambin se suman a 2, un nmero
par. Por ltimo, en el crculo C, tenemos la misma cosa. En este ejemplo todos los
crculos de pasar a ser el mismo, pero sumas de 0 y 4 tambin son posibles en otros
ejemplos. Esta figura corresponde a una palabra de cdigo con 4 bits de datos y 3
bits de paridad.
Supongamos ahora que el bit en la regin de AC va mal, cambiando de un 0 a
un 1, como se muestra en la Fig. 2-14 (c). El equipo ahora puede ver que los crculos
A y C tienen la paridad incorrecta (impar). El nico cambio de un solo bit que los
corrige es restaurar la CA de nuevo a 0, corrigiendo as el error. De esta manera, el
ordenador puede reparar automticamente los errores de memoria de un solo bit.
Ahora vamos a ver cmo el algoritmo de Hamming se puede utilizar para
construir cdigos de error-cor-recting para cualquier tamao de palabra de memoria.
En un cdigo de Hamming, los bits de paridad r se aaden a una palabra de m bits,
formando una nueva palabra de longitud mr bits. Los bits se numeran a partir de 1,
no 0, con el bit 1 el ms a la izquierda (de alto orden) bits. Todos los bits, cuyo
nmero de bits es una potencia de 2 son bits de paridad; el resto se utiliza para los
datos. Para ex-amplio, con una palabra de 16 bits, se aaden 5 bits de paridad. Bits
1, 2, 4, 8, y 16 son los bits de paridad, y todo el resto son bits de datos. En total, la
palabra de memoria tiene 21 bits (16 de datos, 5 de paridad). Nosotros
(arbitrariamente) utiliza paridad par en este ejemplo.
Cada bit de paridad cheques posiciones de bit especficos; el bit de paridad se
establece de modo que el nmero total de 1s en las posiciones controladas es par.
Las posiciones de bit controladas por los bits de paridad son
SEGUNDO. 2.2 MEMORIA PRIMARIA 81
Po
co 1 comprueba los bits 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21.
Po
co 2 comprueba los bits 2, 3, 6, 7, 10, 11, 14, 15, 18, 19.
Po
co 4 comprueba los bits 4, 5, 6, 7, 12, 13, 14, 15, 20, 21.
Po
co 8 comprueba los bits 8, 9, 10, 11, 12, 13, 14, 15.
Bit 16 comprueba los bits 16, 17, 18, 19, 20, 21.

En general, bit b es comprobado por los bits b1, b2, ..., b j de tal manera que b1
segundo2 ...
segundo j segundo. Por ejemplo, el bit 5 se comprueba por los bits 1 y 4 porque
1 + 4 = 5. Bit 6 se comprueba por los bits 2 y 4 porque 2 + 4 = 6, y as sucesivamente.
La figura 2-15 muestra la construccin de un cdigo de Hamming de la palabra
de memoria de 16 bits 1111000010101110. La palabra de cdigo de 21 bits es
001011100000101101110. Para ver cmo funciona la correccin de errores,
considere lo que pasara si el bit 5 se invierte por una subida de tensin en la fuente
lnea. La nueva palabra de cdigo sera 001001100000101101110 en lugar de
001011100000101101110. Los 5 bits de paridad ser comprobado, con los
siguientes resultados:

bit de paridad 1 incorrecta (1, 3, 5, 7, 9, 11, 13, 15, 17, 19, 21 contienen
cinco 1s).
bit de paridad 2 correcto (2, 3, 6, 7, 10, 11, 14, 15, 18, 19 contienen seis
1s).
bit de paridad 4 incorrecto (4, 5, 6, 7, 12, 13, 14, 15, 20, 21 contienen cinco
1s).
bit de paridad 8 correcta (8, 9, 10, 11, 12, 13, 14, 15 contienen dos 1s).

Bit de paridad 16 correcta (16, 17, 18, 19, 20, 21 contienen cuatro 1s).

El nmero total de 1s en los bits 1, 3, 5, 7, 9, 11, 13, 15, 17, 19 y 21 debe ser un
nmero par porque se utiliza paridad par. El bit incorrecto debe ser uno de los bits
controladas por bit de paridad 1, a saber, el bit 1, 3, 5, 7, 9, 11, 13, 15, 17, 19, o 21.
Bit de paridad 4 es incorrecta, lo que significa que uno de los bits 4, 5, 6, 7, 12, 13,
14, 15, 20, o 21 es incorrecto. El error debe ser uno de los bits en ambas listas, es
decir, 5, 7, 13, 15, o 21. Sin embargo, el bit 2 es correcta, la eliminacin de 7 y 15.
De manera similar, el bit 8 es correcto, eliminando 13. Por ltimo, poco 16 es
correcta, eliminando 21. la nica izquierda bit es el bit 5, que es el que est en error.
Desde que fue ledo como un 1, debe ser un 0. De esta manera, los errores se pueden
corregir.
Un mtodo sencillo para encontrar el bit incorrecto es el primero en calcular
todos los bits de paridad. Si todos son correctos, no hubo un error (o ms de uno). A
continuacin, se suman todos los bits de paridad incorrectos, contando 1 para el bit
1, 2 para el bit 2, 4 para el bit 4, y as sucesivamente. La suma re-sulting es la
posicin del bit incorrecto. Por ejemplo, si los bits de paridad 1 y 4 son incorrectos
pero 2, 8, y 16 son correctas, el bit 5 (1 + 4) se ha invertido.
ORGANIZACIN SISTEMAS DE
82 ORDENADOR CAP. 2

palabra de memoria
1111000010101110
0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 1 0 1 1 1 0
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

Los bits de paridad

Figura 2-15. La construccin del cdigo de Hamming de la palabra de memoria


1111000010101110 mediante la adicin de 5 bits de verificacin para los bits de
datos 16.

2.2.5 Memoria Cach

Histricamente, las CPU han sido siempre ms rpido que las memorias. Como
recuerdos han mejorado, tambin lo han hecho las CPU, preservando el
desequilibrio. De hecho, como se hace posible poner ms y ms circuitos en un chip,
los diseadores de la CPU estn utilizando estas nuevas instalaciones d-dades para
la canalizacin y el funcionamiento superescalar, haciendo CPU van incluso ms
rpido. diseadores memo-ry han utilizado por lo general nueva tecnologa para
aumentar la capacidad de sus chips, no la velocidad, por lo que el problema parece
estar empeorando con el tiempo. Lo que esto significa desequilibrio en la prctica
es que despus de la CPU emite una peticin de memoria, no va a correr la voz que
necesita durante muchos ciclos de CPU. Cuanto ms lenta sea la memoria, los ms
ciclos de la CPU tendr que esperar.
Como sealamos anteriormente, hay dos maneras de hacer frente a este
problema. La forma ms sencilla es slo empezar la memoriaLEERs cuando se
encuentran, pero con-tinue ejecutar y detener la CPU si una instruccin intenta
utilizar la palabra de memoria antes de que haya llegado. Cuanto ms lenta sea la
memoria, mayor es la pena cuando ocurre. Por ejemplo, si una instruccin en la
memoria de cinco toques y el tiempo de ac-ceso de memoria es de cinco ciclos,
tiempo de ejecucin ser el doble de lo que hubiera sido con la memoria instantnea.
Pero si el tiempo de acceso a memoria es de 50 ciclos, entonces el tiempo de
ejecucin ser hasta por un factor de 11 (5 ciclos para ejecutar instrucciones ms 50
ciclos de espera de la memoria).
La otra solucin es tener mquinas que no detienen sino que requieren los
compiladores no generar cdigo para utilizar las palabras antes de que hayan
llegado. El problema es que este enfoque es mucho ms fcil decirlo que hacerlo. A
menudo, despus de unaCARGA hay Noth-cin ms que hacer, por lo que el
compilador se ve obligado a insertar NOP(NO) instrucciones, que no hacen ms que
ocupan un intervalo de tiempo y el desperdicio. En efecto, este enfoque es un puesto
de software en lugar de un puesto de hardware, pero la degradacin del rendimiento
es el mismo.
En realidad, el problema no es la tecnologa, pero la economa. Ingenieros saber
cmo construir recuerdos que son tan rpido como CPUs, pero para hacerlos
funcionar a toda velocidad, que tienen que estar ubicado en el chip de la CPU
(porque ir a travs del bus de memoria es muy lento). Poner una gran cantidad de
memoria en el chip de la CPU hace que sea ms grande, lo que hace que sea ms
caro, e incluso si el costo no fuera un problema, hay lmites a lo grande
SEGUNDO. 2.2 MEMORIA PRIMARIA 83

chip de la CPU puede ser hecho. As, la eleccin se reduce a tener una pequea
cantidad de memoria rpida o una gran cantidad de memoria lenta. Lo que
preferimos es una gran cantidad de memoria de alta velocidad a un precio bajo.
Curiosamente, las tcnicas son conocidas por la combinacin de una pequea
cantidad de memoria rpida con una gran cantidad de memoria lenta para obtener la
velocidad de la memoria rpida (casi) y la capacidad de la memoria de gran tamao
a un precio moderado. La memoria pequeo, rpido se llama una memoria cach
(desde el cacher francesa, lo que significa que ocultar, y pro-ci '' efectivo ''). A
continuacin vamos a describir brevemente cmo se utilizan los cachs y cmo
funcionan. Una descripcin ms detallada se dar en el Cap. 4.
La idea bsica detrs de un cach es simple: las palabras de memoria ms
utilizadas se mantienen en la memoria cach. Cuando la CPU necesita una palabra,
primero busca en la memoria cach. Slo si la palabra no est all va a parar a la
memoria principal. Si una fraccin sustancial de las palabras estn en la memoria
cach, el tiempo medio de acceso puede reducirse en gran medida.
El xito o fracaso depende, pues, qu fraccin de las palabras estn en la
memoria cach. Durante aos, la gente ha sabido que los programas no acceder a
sus recuerdos com-pletamente al azar. Si una referencia de memoria dada es hacer
frente a A, es probable que la prxima referencia de memoria estar en la vecindad
general de A. Un ejemplo sencillo es el programa en s. A excepcin de las ramas y
las llamadas a procedimientos, las instrucciones se obtienen de posiciones
consecutivas en la memoria. Adems, la mayor duracin del programa ejecu-cin se
gasta en los bucles, en el que se ejecutan una y otra vez un nmero limitado de
instrucciones. Del mismo modo, un programa de manipulacin de matrices es
probable que muchas referencias a la misma matriz antes de pasar a otra cosa.
La observacin de que las referencias de memoria realizadas en cualquier
intervalo de tiempo corto tienden a utilizar slo una pequea fraccin de la memoria
total se llama la localidad princi-ple y forma la base para todos los sistemas de
almacenamiento en cach. La idea general es que cuando se hace referencia a una
palabra, y algunos de sus vecinos es presentada por la gran capacidad de memoria
lenta en la cach, por lo que la prxima vez que se utiliza, se puede acceder
rpidamente. Una disposicin comn de la CPU, memoria cach, y la memoria
principal se ilustra en la Fig. 2-16. Si una palabra se lee o escribe k veces en un corto
intervalo de tiempo, el equipo tendr 1 referencia a ralentizar la memoria y k-1
referencias a memoria rpida. La k es grande, mejor ser el rendimiento general.

Memo
ria
principa
l
UPC

Cache
Autobs

Figura 2-16. La memoria cach es lgicamente entre la CPU y la memoria


principal. Physi-camente, hay varios lugares posibles que podra ser localizado.
84 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Podemos formalizar este clculo mediante la introduccin de C, el tiempo de


acceso a la cach, m, el tiempo de acceso a memoria principal, y h, la proporcin de
aciertos, que es la fraccin de todos los ref-erences que pueden ser satisfechas fuera
de la cach. En nuestro pequeo ejemplo del prrafo anterior, h= (k -1) / k. Algunos
autores tambin definen la relacin de la seorita, que es 1- marido.
Con estas definiciones, podemos calcular el tiempo de acceso medio de la
siguiente manera:
el tiempo de acceso promedio = do + (1 - marido)metro
Como h 1, todas las referencias se pueden satisfacer de la memoria cach, y el
tiempo de acceso AP-c enfoques. Por otro lado, como h 0, se necesita una
referencia a memoria cada vez, por lo que el tiempo de acceso tiende ac +m, primero
un tiempo de c para comprobar la memoria cach (unsuc-cessfully), y luego un
tiempo m para hacer la referencia de memoria. En algunos sistemas, la referencia de
memoria se puede iniciar en paralelo con la bsqueda de cach, de manera que si se
produce un fallo de cach, el ciclo de memoria ya se ha iniciado. Sin embargo, esta
estrategia vuelve a manos de papel que la memoria se puede detener en sus pistas en
un acierto de cach, haciendo que el im-plementation ms complicado.
Utilizando el principio de localidad como una gua, principales recuerdos y
memorias cach se dividen en bloques de tamao fijo. Cuando se habla de estos
bloques dentro de la memoria cach, vamos a menudo se refieren a ellos como lneas
de cach. Cuando se produce un fallo de cach, toda la lnea de cach se carga desde
la memoria principal a la memoria cach, no slo la palabra sea necesario. Por
ejemplo, con un tamao de lnea de 64 bytes, una referencia a la direccin de
memoria 260 se tire de la lnea que consiste en bytes 256 a 319 en una lnea de cach.
Con un poco de suerte, algunas de las otras palabras en la lnea de cach se
necesitarn en breve. Utilizacin de esta manera es ms eficiente que ir a buscar
palabras individuales, ya que es ms rpido en busca de palabras k todos a la vez
que k veces una palabra. Adems, tener entradas de cach de haber ms de una
palabra significa que hay menos de ellos, por lo tanto, se requiere una sobrecarga
ms pequea. Finalmente, muchos ordenadores pueden transferir 64 o 128 bits en
paralelo en un solo ciclo de bus, incluso en mquinas de 32 bits.
diseo de cach es un tema cada vez ms importante para las CPU de alto
rendimiento. Un problema es el tamao de la memoria cach. Cuanto mayor sea el
cach, mejor ser su rendimiento, sino tambin la ms lenta que es acceder y ms
cuesta. Un segundo problema es el tamao de la lnea de cach. Una memoria cach
de 16 KB puede ser dividido en 1.024 lneas de 16 bytes, 2048 lneas de 8 bytes, y
otras combinaciones. Una tercera cuestin es cmo se organiza la memoria cach,
es decir, cmo puede perder de vista que las palabras de memoria cach se estn
reteniendo? Vamos a examinar las memorias cach en detalle en el Cap. 4.
Un cuarto problema de diseo es si las instrucciones y los datos se mantienen
en la misma cach o diferentes. Tener una cach unificada (instrucciones y datos
utilizan el mismo cach) es un diseo ms simple y equilibra automticamente la
instruccin obtiene con los datos recupera. Sin embargo, la tendencia en estos das
es para con el cach de divisin, con instrucciones en una memoria cach y los datos
en el otro. Este diseo tambin se llama una arquitectura de Harvard, la referencia
va todo el camino de vuelta a la computadora Mark III de Howard Aiken, que tena
diferentes memorias para instrucciones y datos. La fuerza motriz diseadores en este
sentido es el uso generalizado de las CPU pipeline. La unidad de recuperacin de
instrucciones necesita tener acceso a las instrucciones que al mismo tiempo el
operando
SEGUNDO. 2.2 MEMORIA PRIMARIA 85

traiga unidad necesita acceso a los datos. Una cach dividida permite accesos
paralelos; un ser unificado no lo hace. Adems, dado que las instrucciones no son
modificados durante la ejecucin, las con-tiendas de campaa de la cach de
instrucciones nunca tiene que ser escrita de nuevo en la memoria.
Por ltimo, un quinto nmero es el nmero de cachs. Es comn en estos das
para tener fichas con un cach en el chip principal, una memoria cach secundaria
fuera de chip pero en el mismo paquete que el chip de la CPU, y una tercera cach
an ms lejos.

2.2.6 Envasado de memoria y tipos

Desde los primeros das de la memoria de semiconductores hasta principios de


1990, la memoria fue fabricado, comprado, e instalado como fichas individuales.
densidades de viruta fueron de 1K bits a 1M bits de y ms all, pero cada chip se ha
vendido como una unidad separada. Los primeros ordenadores a menudo tenan
cuencas vacas en las que podran ser conectados chips de memoria adicionales,
siempre y cuando el comprador necesita de ellos.
Desde principios de 1990, una disposicin diferente se ha utilizado. Un grupo
de chips, tpicamente 8 o 16, est montado en una placa de circuito impreso y se
vende como una unidad. Esta unidad se llama un SIMM (Mdulo de memoria en
lnea nica) o un DIMM (Mdulo de memoria dual en lnea), dependiendo de si se
tiene una fila de conectores en un lado o ambos lados de la junta. SIMM tienen un
conector de borde con 72 contactos y la transferencia de 32 bits por ciclo de reloj.
Ellos se usan muy poco en estos das. DIMMs por lo general tienen conectores de
borde con 120 contactos en cada lado de la placa, para un total de 240 contactos, y
la transferencia de 64 bits por ciclo de reloj. Los ms comunes en la actualidad son
DDR3 DIMMS, que es la tercera versin de las memorias dobles de tipo de datos.
Un DIMM tpico se ilustra en la Fig. 2-17.
133 mm
chip de
memori
a de
256 MB

conector

Figura 2-17. Vista superior de una DIMM celebracin de 4 GB con ocho chips
de 256 MB en cada lado. El otro lado tiene el mismo aspecto.

Una configuracin tpica DIMM podra tener ocho chips de datos con 256 MB
cada uno. El mdulo entero sera a continuacin, mantenga 2 GB. Muchas
computadoras tienen espacio para cuatro mdulos, dando una capacidad total de 8
GB utilizando mdulos de 2 GB y ms cuando se utilizan los ms grandes.
Un DIMM fsicamente ms pequeo, llamado un SO-DIMM (DIMM de
contorno pequeo), se utiliza en los ordenadores porttiles. DIMMS puede tener una
correccin bit de paridad o error aadi, pero dado que la tasa de error promedio de
un mdulo es un error cada 10 aos, para la mayora de las computadoras variedad
de jardn, se omiten la deteccin y correccin de errores.
86 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

2.3 La memoria secundaria


No importa cun grande es la memoria principal, siempre es demasiado
pequea. Personas al-maneras quieren almacenar ms informacin que la que puede
contener, principalmente porque como tecnologa-ga mejora, la gente comienza a
pensar en el almacenamiento de las cosas que antes eran del todo en el campo de la
ciencia ficcin. Por ejemplo, como agencias gubernamentales fuerzas de disciplina
presupuestaria del gobierno estadounidense para generar sus propios ingresos, uno
se puede imaginar la Biblioteca del Congreso la decisin de digitalizar y vender todo
su contenido como un artculo de consumo ( '' Todo el conocimiento humano por
slo $ 299.95 '') . Aproximadamente 50 millones de libros, cada uno con 1 MB de
texto y 1 MB de imgenes comprimidas, requiere almacenar 1014bytes o 100
terabytes. El almacenamiento de todos los 50.000 pelculas que se han hecho
tambin en este estadio general. Esta cantidad de informacin no va a encajar en el
principal mem-ORY, al menos no para unas pocas dcadas.

2.3.1 jerarquas de memoria

La solucin tradicional para almacenar una gran cantidad de datos es una


jerarqua de memoria, como se ilustra en la Fig. 2-18. En la parte superior son los
registros de la CPU, que pueda accederse a la velocidad mxima de la CPU. A
continuacin viene la memoria cach, que actualmente es del orden de 32 KB a unos
pocos megabytes. La memoria principal es el siguiente, con tamaos que
actualmente van de 1 GB para los sistemas de nivel de entrada a cientos de gigabytes
en el extremo superior. Despus de que vienen discos de estado slido y magnticos,
los caballos de batalla actuales para almacenamiento permanente. Por ltimo,
tenemos la cinta magntica y discos pticos para el almacenamiento de archivos.

registros

Cache

Memoria principal

disco de estado slido o magntica

Cinta Disco ptico

Figura 2-18. Una jerarqua de memoria de cinco niveles.


A medida que avanzamos en la jerarqua, tres parmetros clave aumentan. En
primer lugar, el tiempo de ac-ceso se hace ms grande. registros de la CPU se
puede acceder en un nanosegundo o menos.
SEGUNDO. 2.3 MEMORIA SECUNDARIA 87

memorias cach toman un pequeo mltiplo de registros de la CPU. accesos de


memoria principales son tpicamente de 10 nanosegundos. Ahora viene una gran
brecha, como los tiempos de acceso al disco son al menos 10 veces ms lento para
los discos de estado slido y cientos de veces ms lento para los discos mag-ntico.
Cinta y el acceso al disco ptico puede ser medido en segundos, si los medios de
comunicacin tienen que ser recuperado y se inserta en una unidad.
En segundo lugar, los aumentos de la capacidad de almacenamiento a medida
que avanzamos hacia abajo. registros de la CPU son buenas durante unos 128 bytes,
caches para decenas de megabytes, memorias principales para unos pocos gigabytes,
los discos de estado slido para cientos de gigabytes, y los discos magnticos para
terabytes. Cintas y discos pticos generalmente se mantienen fuera de lnea, por lo
que su capacidad es-lim ited solamente por el presupuesto del propietario.
En tercer lugar, el nmero de bits se obtiene por dlar gastado aumenta abajo de
la hier-archy. Aunque los precios reales cambian rpidamente, la memoria principal
se mide en dlares / megabytes, disco de estado slido en dlares / gigabytes y disco
magntico y el almacenamiento en cinta centavos / gigabytes.
Ya hemos visto en los registros, la cach y la memoria principal. En las
secciones de seguimiento ing vamos a ver en los discos magnticos y de estado
slido; Despus de eso, vamos a estudiar las pticas. No vamos a estudiar las cintas,
ya que rara vez se utilizan con excepcin de copia de seguridad, y no hay mucho
que decir acerca de ellos de todos modos.

2.3.2 discos magnticos

Un disco magntico consta de una o ms bandejas de aluminio con un


revestimiento magnetiz-able. Originalmente estos platos eran tanto como 50 cm de
dimetro, pero en la actualidad son tpicamente de 3 a 9 cm, con discos para
ordenadores porttiles ya menores de 3 cm y todava reduciendo. Una cabeza de
disco que contiene una bobina de induccin flota simplemente sobre la superficie,
que descansa sobre un cojn de aire. Cuando una corriente positiva o negativa pasa
a travs de la cabeza, se magnetiza la superficie justo debajo de la cabeza, la
alineacin de las partculas magnticas hacia la izquierda o hacia la derecha,
dependiendo de la polaridad de la corriente de accionamiento. Cuando la cabeza
pasa por encima de una zona magnetizada, una corriente positiva o negativa se
induce en la cabeza, por lo que es posible leer de nuevo los anteriormente bits de
stor-ed. As como el plato gira bajo la cabeza, una corriente de bits puede ser escrita
y ms tarde vuelve a leer. La geometra de una pista de disco se muestra en la Fig.
2-19.
La secuencia circular de bits escritos como el disco hace una rotacin completa
se llama una pista. Cada pista se divide en cierto nmero de sectores de longitud fija,
que contiene tpicamente 512 bytes de datos, precedidos por un prembulo que
permite que la cabeza puede sincronizar antes de la lectura o la escritura. A raz de
los datos es un cdigo de error-Cor-recting (ECC), o bien un cdigo de Hamming o,
ms comnmente, un cdigo que puede corregir errores mltiples llamados un
cdigo Reed-Solomon. Entre los sectores consecutivos es un pequeo espacio
intersectorial. Algunos fabricantes citan las capacidades de sus discos en el estado
sin formato (como si cada pista contiene slo datos), pero una ms honesto meas-
urement es la capacidad formateada, que no cuenta los prembulos, CEC y vacos
como de datos. La capacidad formateada es tpicamente de aproximadamente 15 por
ciento menor que la capacidad sin formato.
88 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

brecha intersectorial
r re
IR

do
a mi P
mi
do
TI
mi o
s
1
TabIt
s A n
6da do Grea
o
9
0

MBL
4 m
do i rt oFr
lmi
segundo
e eyo s
metro k

re
un

Una 40
r
o
t
PAG un

Ancho cabeza de 9
re
6
t
yo

norte
o

lectura / u segund
de n o eso
1 bit escritura s
mi
es do
Pista do
anchura es 0,1 a 0,2 micras
1-2 micras braz
o
del
disc
o

Figura 2-19. Una porcin de una pista de disco. Dos sectores se ilustran.

Todos los discos tienen brazos mviles que son capaces de entrar y salir a
diferentes distancias radiales del eje alrededor del cual gira bandeja. En cada
distancia radial, una pista diferente puede ser escrito. Las pistas son, pues, una serie
de crculos concntricos alrededor del husillo. La anchura de la pista depende del
tamao de la cabeza es y la precisin con la cabeza puede ser posicionado
radialmente. Con la tecnologa actual, los discos tienen alrededor de 50.000 pistas
por centmetro, dando anchos de va en el intervalo de 200 nanmetros (1 nanmetro
= 1 / 1.000.000 mm). Cabe sealar que una pista no es una ranura fsica en la
superficie, sino simplemente un anillo (anillo) de material mag-netized, con
pequeas reas de guardia separan de las pistas dentro y fuera de ella.

La densidad de bits lineal alrededor de la circunferencia de la pista es diferente


de la radial. En otras palabras, el nmero de bits por milmetro medido va alrededor
de una pista es diferente del nmero de bits por milmetro a partir del centro y en
movimiento hacia el exterior. La densidad a lo largo de una pista se determina en
gran parte por la pureza de la calidad de la superficie y el aire. discos actuales
alcanzan densidades de 25 giga-bits / cm. La densidad radial est determinada por
la precisin con el brazo puede ser hecho para tratar de una pista. As, un bit es
muchas veces mayor en la direccin radial como com-recortaba a la circunferencia,
como se sugiere en la Fig. 2-19.
discos de densidad ultra alta utilizan una tecnologa de grabacin en la que la
'dimensin '' largo' de los bits no es a lo largo de la circunferencia del disco, pero
verticalmente, hacia abajo en el xido de hierro. Esta tcnica se llama perpendicular
grabacin, y se ha demostrado para proporcionar densidades de datos de hasta 100
gigabits / cm. Es probable que se convierta en la tecnologa dominante en los
prximos aos.
Con el fin de lograr una alta superficie y la calidad del aire, la mayora de los
discos estn sellados en la fbrica para evitar que el polvo entre en. Tales unidades
se llamado originalmente discos Winch-ster porque las primeras tales unidades
(creados por IBM) tenan 30 MB de sellado, se fijaron almacenamiento y 30 MB de
almacenamiento extrable. personas supuestamente, estos discos 30-30 recordaba a
los Winchester 30-30 fusiles que han jugado un gran papel en la apertura de la
frontera americana, y el nombre '' Winchester '' atascado. Ahora se acaba de llamar
SEGUNDO. 2.3 MEMORIA SECUNDARIA 89
discos duros para diferenciarlos de los disquetes a largo desaparecidos utilizados en
los primeros ordenadores personales. En este negocio, es difcil escoger un nombre
para nada y no tiene que ser ridcula 30 aos despus.
La mayora de los discos se componen de mltiples discos apilados
verticalmente, como se muestra en la Fig. 2-20. Cada superficie tiene su propio brazo
y la cabeza. Todos los brazos estn agrupados para ti conseguir-su por lo que se
mueve a diferentes posiciones radiales de una sola vez. El conjunto de pistas en una
posicin radial dada se llama un cilindro. discos de PC y servidor actual tienen
tpicamente de 1 a 12 platos por unidad, dando de 2 a 24 superficies de grabacin.
discos de gama alta pueden almacenar 1 TB en un solo plato y ese lmite es seguro
que crecer con el tiempo.

Una cabeza de lectura / escritura (1 por


unidad de superficie)
superficie 7

superficie 6
superficie 5

superficie 4
superficie 3
Direccin de movimiento del brazo
superficie 2
superficie 1

superficie 0

Figura 2-20. Un disco con cuatro platos.

El rendimiento del disco depende de una variedad de factores. Para leer o


escribir un sector, primero el brazo debe ser movido a la posicin radial derecha.
Esta accin se denomina buscan. Promedio de veces (entre pistas aleatorias) buscan
variar en el intervalo de 5 a 10 ms, aunque se busca entre las pistas consecutivas son
ahora hacia abajo por debajo de 1 mseg. Una vez que la cabeza se coloca
radialmente, hay un retraso, llamado la latencia rotacional, hasta que el sector
deseado gira bajo la cabeza. La mayora de los discos giran a 5400 RPM, 7200 RPM,
o 10.800 RPM, por lo que el retardo medio (medio de una rotacin) es de 3 a 6 mseg.
El tiempo de transferencia depende de la velocidad densidad y rotacin lineal. Con
velocidad de transferencia inter-nal tpico de 150 MB / s, un sector de 512 bytes
tarda aproximadamente 3,5segundo. Conse-cuentemente, el tiempo de bsqueda y
latencia rotacional dominan el tiempo de transferencia. La lectura de los sectores al
azar por todo el disco es claramente una forma ineficiente de operar.
Vale la pena mencionar que a causa de los prembulos, los CEC, las brechas
entre sectores, los tiempos de buscar, y las latencias de rotacin, hay una gran
diferencia ser-Tween velocidad mxima de rfaga de una unidad y su velocidad
mxima sostenida. La velocidad de rfaga maxi-mum es la velocidad de datos una
vez que la cabeza est sobre el primer bit de datos. La com-putadora debe ser capaz
de manejar datos que lleguen en este ayuno. Sin embargo, la unidad puede mantener
esa tasa slo para un sector. Para algunas aplicaciones, tales como multimedia, lo
90 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

que importa es la tasa sostenida promedio durante un perodo de segundos, lo que


tiene que tener en cuenta busca la necesaria y retrasos de rotacin tambin.
Un poco de reflexin y el uso de esa vieja frmula de matemticas de la escuela
por el cir-Cumference de un crculo, c 2r, revelar que las pistas exteriores tienen
la distancia ms lineal alrededor de ellos que las interiores hacen. Dado que todos
los discos magnticos giran a una velocidad angular constante, no importa donde las
cabezas estn, esta observacin crea un problema. En las unidades antiguas, los
fabricantes utilizan la mxima densidad lineal posible en la pista interior, y
sucesivamente bajaron densidades bits lineales en pistas piel-Ther a cabo. Si un
disco con 18 sectores por pista, por ejemplo, cada una ocupada 20 grados de arco,
no importa cul de los cilindros que estaba.
Hoy en da, se usa una estrategia diferente. Cilindros se dividen en zonas (typi-
camente 10 a 30 por unidad), y el nmero de sectores por pista se incrementa en
cada zona se mueve hacia fuera desde la pista interior. Este cambio facilita la gestin
de la informacin ms difcil, pero aumenta la capacidad de la unidad, que se
considera ms im-portante. Todos los sectores son del mismo tamao. Un disco con
cinco zonas se muestra en la Fig. 2-21.

Sector

Figura 2-21. Un disco con cinco zonas. Cada zona tiene muchas pistas.

Asociado con cada unidad es un controlador de disco, un chip que controla el


accionamiento. Algunos controladores contienen una CPU completa. Las tareas del
controlador incluyen comandos de aceptar el software, tales comoLEER, ESCRIBIRy
FORMATO(Escrito todos los prembulos), controlando el movimiento del brazo,
deteccin y correccin de errores, y con-vertir 8 bits bytes ledos de la memoria en
un flujo de bits en serie, y viceversa. Algunos controladores tambin se encargan de
amortiguacin de mltiples sectores, los sectores de almacenamiento en cach para
leer
SEGUNDO. 2.3 MEMORIA SECUNDARIA 91

posible uso futuro, y la reasignacin de los sectores defectuosos. Esta ltima funcin
es causada por la existencia de sectores con un mal lugar (magnetizado
permanentemente). Cuando el con-Troller descubre un sector defectuoso, lo
reemplaza por uno de los sectores de repuesto reservados para este propsito dentro
de cada cilindro o de la zona.

2.3.3 discos IDE

discos de computadoras personales modernas evolucionaron a partir de la una


de la IBM PC XT, que era un disco de 10 MB Seagate controlado por un controlador
de disco Xebec en una tarjeta plug-in. El disco Seagate tena 4 cabezas, 306
cilindros, y 17 sectores / pista. El controlador era capaz de manejar dos unidades. El
sistema operativo lee desde y escribi en un disco poniendo parmetros en registros
de la CPU y luego llamar a la BIOS (Basic Input Output System), ubicada en de slo
lectura memo-ry incorporado en el PC. El BIOS emiti las instrucciones de mquina
para cargar los registros del controlador de disco que iniciaron las transferencias.
La tecnologa ha evolucionado rpidamente de tener el controlador en una tabla
separada, para tenerlo estrechamente integrado con las unidades, a partir de unidades
IDE (Integrated Drive Electronics) en mediados de 1980. Sin embargo, las
convenciones del BIOS que llama no se han cambiado por razones de compatibilidad
con versiones anteriores. Estos Conven-ciones llamadas dirigidas sectores dando sus
cilindros, y los nmeros de la cabeza del sector, con las cabezas y cilindros
numerados comenzando en 0 y los sectores a partir de 1. Esta eleccin se debi
probablemente a un error por parte del programador original BIOS , que escribi su
obra maestra en 8088 ensamblador. Con 4 bits para la cabeza, 6 bits para el sector,
y 10 bits para el cilindro, la unidad mxima podra tener 16 cabezas, 63 sectores, y
1024 cilindros, para un total de 1,032,192 sectores. una unidad de tales mxima tiene
una capacidad de 504 MB, lo que probablemente parecan infinito en el tiempo, pero
ciertamente no lo hace en la actualidad. (Le criticar ni una nueva mquina de hoy
que no poda manejar las unidades ms grandes que 1000 TB?)
Por desgracia, en poco tiempo, las unidades por debajo de 504 MB, pero
aparecieron con la geometra incorrecta (por ejemplo, 4 cabezas, 32 sectores, 2000
cilindros es de 256.000 sectores). No haba manera de que el sistema operativo para
hacer frente a ellos debido a las BIOS de larga congelada convenciones de llamada.
Como resultado, los controladores de disco empezaron a mentir, pretendiendo que
la geometra estaba dentro de los lmites del BIOS, pero en realidad la reasignacin
de la geometra virtual en la geometra real. Aunque este enfoque funcion, que
caus estragos con sistemas operativos que colocan cuidadosamente los datos para
minimizar los tiempos de bsqueda.
Eventualmente, las unidades IDE evolucionaron en unidades EIDE (IDE
ampliada), que tambin soporta un segundo esquema de direccionamiento llamado
LBA (direcciones de bloque lgico), que acaba de nmeros de los sectores a partir
de 0 hasta un mximo de 228 -1. Este esquema requiere el controlador para convertir
LBA se dirige a la cabeza, sector y direcciones cilin-der, pero al menos se pone ms
all del lmite de 504 MB. Por desgracia, se ha creado un nuevo cuello de botella en
28 9
el 2 2 bytes (128 GB). En 1994, cuando se adopt el estndar EIDE, nadie en
su imaginacin ms salvaje poda imaginar de 128 GB
92 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

discos. comits de normalizacin, como los polticos, tienen una tendencia a empujar
problemas hacia adelante en el tiempo para que la prxima comit tiene para
resolverlos.
EIDE unidades y controladores tambin tena otras mejoras tambin. Para ex-
amplio, los controladores EIDE podran tener dos canales, cada uno con una
primaria y una unidad de sec-secunda-. Esta disposicin permite un mximo de
cuatro unidades por controlador. unidades de CD-ROM y DVD tambin fueron
apoyados, y la velocidad de transferencia se increment de 4 MB / s a 16,67 MB /
seg.
A medida que la tecnologa de disco sigui mejorando, el estndar EIDE
continu evolucionando, pero por alguna razn el sucesor EIDE fue llamado ATA-
3 (ment Attach-AT), una referencia a la IBM PC / AT (AT donde se refiri a la
entonces- Tecnologa avanzada de una CPU de 16 bits funcionando a 8 MHz). En la
prxima edicin, el estndar fue llamado ATAPI-4 (ATA Packet Interface) y la
velocidad se aument a 33 MB / s. En ATAPI-5 que fue a 66 MB / seg.
Por este tiempo, el lmite de 128 GB impuesto por las direcciones de 28 bits
LBA se avecina ms y ms grandes, por lo ATAPI-6 cambia el tamao de LBA a 48
48 9
bits. La nueva norma se ejecutar en problemas cuando llegan a 2 discos 2 bytes
(128 PB). Con un incremento anual del 50% en la capacidad, el lmite de 48 bits
durar probablemente hasta alrededor de 2035. Para averiguar cmo se solucion el
problema, consulte la 11 edicin de este libro. El dinero inteligente est apostando
a aumentar el tamao de LBA de 64 bits. El estndar ATAPI-6 tambin aument la
velocidad de transferencia de hasta 100 MB / seg y se dirigi a la cuestin del ruido
de disco por primera vez.
El estndar ATAPI-7 es una ruptura radical con el pasado. En lugar de aumentar
el tamao del conector de la unidad (para aumentar la velocidad de datos), este
estndar utiliza lo que se llama ATA serie para transferir 1 bit a la vez ms de un
conector de 7 polos a velocidades comenzar-cin a 150 MB / seg y espera a aumentar
con el tiempo a 1,5 GB / seg. Sustitucin de la edad cable plano 80 hilos con un
cable redondo slo unos pocos mm de espesor mejora el flujo de aire dentro de la
computadora. Tambin, ATA serie utiliza 0,5 voltios para la sealizacin (en
comparacin con 5 voltios en ATAPI-6 unidades), que reduce el consumo de
energa. Es probable que dentro de unos aos, todos los equipos que van a utilizar
ATA serie. La cuestin de consumo de energa por los discos es un uno cada vez
ms importante, tanto en el extremo superior, donde los centros de datos tienen
vastas granjas de disco, y en el extremo inferior, donde los porttiles estn limitados
en energa (Gurumurthi et al., 2003).

2.3.4 Los discos SCSI

Los discos SCSI no son diferentes de los discos IDE en trminos de cmo se
organizan sus cilindros, pistas y sectores, pero tienen una interfaz diferente y
velocidades de transferencia mucho ms altas. SCSI remonta su historia a Howard
Shugart, el inventor del disquete, que se utiliz en los primeros ordenadores
personales en la dcada de 1980. Su compaa introdujo el disco SASI (Shugart
Associates System Interface) en 1979. Despus de algunas modificaciones y un poco
de discusin, ANSI estandariz en 1986 y cambi el nombre a SCSI (Small
Computer System Interface). SCSI se pronuncia '' scuzzy. '' Desde entonces,
versiones cada vez mayor ancho de banda
SEGUNDO. 2.3 MEMORIA SECUNDARIA 93

han sido normalizados con los nombres SCSI rpida (10 MHz), SCSI Ultra (20
MHz), Ultra2 SCSI (40 MHz), Ultra3 SCSI (80 MHz), Ultra4 SCSI (160 MHz), y
Ultra5 SCSI (320 MHz). Cada uno de stos tiene una versin de ancho (16 bits)
tambin. De hecho, los ltimos slo tienen una versin de ancho. Las principales
combinaciones se muestran en la Fig. 2-22.

Bits de
Nombre datos bus MHz MB / seg
SCSI-1 8 5 5
Fast SCSI 8 10 10
diecisi
Fast SCSI amplia s 10 20
Ultra SCSI 8 20 20
diecisi
Ultra Wide SCSI s 20 40
Ultra2 SCSI 8 40 40
diecisi
Ultra2 SCSI s 40 80
diecisi
SCSI Wide Ultra3 s 80 160
Amplia Ultra4 diecisi
SCSI s 160 320
Amplia Ultra5 diecisi
SCSI s 320 640

Figura 2-22. Algunos de los posibles parmetros SCSI.

Debido a que los discos SCSI tienen altas tasas de transferencia, que son el disco
estndar en muchas estaciones de trabajo y servidores de gama alta, especialmente
aquellos que corren RAID CONFIGU-raciones (vase ms adelante).
SCSI es algo ms que una interfaz de disco duro. Es un bus al que un SCSI con-
Troller y hasta siete dispositivos pueden estar unidos. Estos pueden incluir uno o
ms discos duros SCSI, CD-ROM, grabadoras de CD, escneres, unidades de cinta,
y otros perifricos SCSI. Cada dispositivo SCSI tiene un ID nico, de 0 a 7 (15 para
una amplia SCSI). Cada dispositivo tiene dos conectores: uno para la entrada y uno
para la salida. Cables conectan la salida de un dispositivo a la entrada de la siguiente,
en serie, al igual que una serie de lmparas baratas para rboles de Navidad. El
ltimo dispositivo de la cadena debe ser terminado para evitar los reflejos de los
extremos del bus SCSI de interferir con otros datos en el bus. Tpicamente, el
controlador est en una tarjeta plug-in y el inicio de la cadena de cable, aunque esta
configuracin no es estrictamente necesario por la norma.
El cable ms comn para SCSI de 8 bits tiene 50 hilos, 25 de los cuales estn
emparejados motivos de uno a uno con los otros 25 alambres para proporcionar la
excelente inmunidad al ruido necesaria para la operacin de alta velocidad. De los
25 alambres, 8 son para datos, 1 es para la paridad, 9 son para el control, y el resto
son de poder o estn reservados para uso futuro. Los dispositivos de 16 bits (y 32
bits) necesitan un segundo cable para las seales adicionales. Los cables pueden ser
de varios metros de largo, lo que permite duros externos, escneres, etc.
controladores SCSI y perifricos pueden funcionar ya sea como iniciadores o
como objetivos. Por lo general, el controlador, que acta como iniciador, emite
comandos a los discos y otros perifricos que actan como objetivos. Estos
comandos son bloques de hasta 16 bytes que cuenta la meta qu hacer. Comandos y
respuestas se producen en fases, utilizando diversos
94 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

seales de control para delinear las fases y arbitrar el acceso al bus cuando varios
de-vicios estn tratando de utilizar el bus al mismo tiempo. Este arbitraje es
importante SCSI be-causa permite que todos los dispositivos puedan funcionar a la
vez, potencialmente mejorando en gran medida per-Formance en un entorno con
mltiples procesos activos a la vez. IDE y EIDE permiten slo un dispositivo activo
a la vez.

2.3.5 RAID

rendimiento de la CPU ha ido aumentando de manera exponencial en la ltima


dcada, ms o menos se duplica cada 18 meses. No es as con el rendimiento del
disco. En la dcada de 1970, el promedio de los tiempos de bsqueda en discos de
minicomputadoras fueron de 50 a 100 ms. Ahora buscan los horarios son de 10 ms.
En la mayora de las industrias tcnicas (por ejemplo, automviles o de Aviacin),
un factor de 5 a 10 mejora del rendimiento en dos dcadas sera una noticia
importante, pero en la industria informtica es una vergenza. As, la brecha entre
el rendimiento de la CPU y el rendimiento del disco se ha convertido en mucho ms
grande con el tiempo.
Como hemos visto, el procesamiento en paralelo se utiliza a menudo para
acelerar la CPU per-formance. Ha ocurrido a varias personas en los ltimos aos
que en paralelo de E / S podra ser una buena idea, tambin. En su artculo 1988,
Patterson et al. sugerido seis organizaciones disco especficas que podran utilizarse
para mejorar el rendimiento del disco, fiabilidad, o ambos (Patterson et al., 1988).
Estas ideas fueron rpidamente adoptadas por la industria y han dado lugar a una
nueva clase de dispositivo de E / S se llama un RAID. Patterson et al. RAID definido
como matriz redundante de discos econmicos, pero la industria redefinieron el yo
para ser '' Inde-pendiente '' en lugar de '' barato '' (tal vez para que pudieran utilizar
discos caros?). Dado que tambin se necesitaba un villano (como en RISC frente al
CISC, tambin debido a Patterson), el malo aqu era el trineo (Disco caro de Gran
Tamao).
La idea detrs de un RAID es instalar una caja llena de discos al lado del
ordenador, normalmente un gran servidor, vuelva a colocar la tarjeta controladora
de disco con un controlador RAID, copia los datos a travs de la incursin, y luego
continuar con el funcionamiento normal. En otras palabras, un RAID debe ser
similar a un trineo con el sistema operativo, pero tienen un mejor rendimiento y una
mayor fiabilidad. Ya que los discos SCSI tienen un buen rendimiento, precio bajo y
la capacidad de tener hasta 7 unidades en un solo controlador (15 para SCSI ancho),
es natural que muchas incursiones consisten en un controlador SCSI RAID ms una
caja de discos SCSI que aparecen al sistema operativo como un nico disco grande.
De esta manera, no se requieren cambios de software para usar el RAID, un punto
de venta para muchos administradores de sistemas.
Adems de aparecer como un solo disco con el software, todos los RAID tienen la
propiedad de que los datos se distribuyen en las unidades, para permitir el
funcionamiento en paralelo. Varios esquemas diferentes para hacer esto se definieron
por Patterson et al., Y que ahora se conoce como nivel de RAID 0 y RAID 5. Adems,
hay algunos otros niveles menores que no vamos a discutir. El trmino '' nivel '' es un
trmino equivocado ya que no hay jerarqua involucrados; simplemente hay seis
diferentes rganos-nizaciones, cada uno con una combinacin diferente de
caractersticas de fiabilidad y rendimiento.
SEGUNDO. 2.3 MEMORIA SECUNDARIA 95

nivel de RAID 0 se ilustra en la Fig. 2-23 (a). Consiste en la visualizacin del


disco virtual simulado por el RAID como dividido en tiras de k campos de trabajo
respectivamente, con los sectores de 0 a k- 1 siendo tira 0, K sectores a 2k -1 como
franja 1, y as sucesivamente. Tenedor=1, cada tira es un sector; tenedor=2 una tira
es de dos sectores, etc. El nivel RAID 0 organi-zacin escribe tiras consecutivas
sobre las unidades en round-robin, como se representa en la Fig. 2-23 (a) para un
RAID con cuatro unidades de disco. distribucin de datos a travs de mltiples
unidades de este tipo se denomina creacin de bandas. Por ejemplo, si el software
emite una orden para leer un bloque de datos que consta de cuatro tiras consecutivas
a partir de una tira unida-ary, el controlador RAID se romper este comando en
cuatro comandos separados, uno para cada uno de los cuatro discos, y tienen ellos
operan en paralelo. As tenemos paralelo de E / S sin el software sepa.
nivel de RAID 0 funciona mejor con las solicitudes grandes, cuanto ms grande
mejor. Si una solicitud es mayor que el nmero de unidades veces el tamao de tira,
algunas unidades recibirn solicitudes mltiples ples, de manera que cuando
terminen la primera peticin de que comiencen la segunda. Corresponde al
controlador para dividir la solicitud y alimentar a los comandos apropiados a los
discos apropiados en la secuencia correcta y luego ensamblar los resultados en la
memoria cor-rectamente. El rendimiento es excelente y la aplicacin es sencillo.
nivel de RAID 0 funciona peor con sistemas operativos que habitualmente
solicitan datos de un sector a la vez. Los resultados sern correctos, pero no hay un
paralelismo y, por tanto, ninguna mejora del rendimiento. Otra desventaja de esta
organizacin es que la fiabilidad es potencialmente peor que tener un trineo. Si un
RAID consta de cuatro discos, cada uno con un tiempo medio entre fallos de 20.000
horas, aproximadamente una vez cada 5000 horas una unidad fallarn y todos los
datos se pierde por completo. Un TRINEO con un tiempo medio entre fallos de
20.000 horas sera cuatro veces ms fiable. Debido a que no hay redundancia est
presente en este diseo, no es realmente una verdadera RAID.
La siguiente opcin, el nivel de RAID 1, que se muestra en la Fig. 2-23 (b), es
un verdadero RAID. Se Dupli-cados de todos los discos, por lo que existen cuatro
discos primarios y cuatro discos de copia de seguridad en este ex amplia, aunque
cualquier nmero par de discos tambin es posible. En una escritura, cada tira est
escrito dos veces. En una lectura, ya sea copia puede ser utilizada, distribuyendo la
carga en varias unidades. En consecuencia, el rendimiento de escritura no es mejor
que una sola unidad, pero el rendimiento de lectura puede ser de hasta el doble de
bueno. La tolerancia a fallos es excelente: el apagado brusco de la unidad, la copia
se utiliza simplemente en su lugar. Recuperacin consiste simplemente en una nueva
unidad de estancamiento y la copia de toda la unidad de copia de seguridad a la
misma.
A diferencia de los niveles 0 y 1, que trabajan con tiras de sectores, nivel de
RAID 2 funciona sobre una base de textos, posiblemente incluso una base de bytes.
Imagnese dividir cada byte del disco virtual sin-GLE en un par de mordiscos de 4
bits, a continuacin, la adicin de un cdigo de Hamming a cada uno para formar
una palabra de 7 bits, de los cuales los bits 1, 2, y 4 eran los bits de paridad. Adems
imag-ine que las siete unidades de la Fig. 2-23 (c) se sincronizaron en trminos de
la posicin del brazo y la posicin de rotacin. Entonces sera posible escribir la
palabra de Hamming codificado de 7 bits durante los siete unidades, un bit por
unidad.
El equipo mquinas pensantes CM-2 utiliza este esquema, tomando las palabras
de datos de 32 bits y la adicin de 6 bits de paridad para formar una palabra de
Hamming de 38 bits, adems de un poco ms por la paridad de la palabra, y se
extendi cada palabra ms de 39 unidades de disco. El rendimiento total
96 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

0 de Gaza tira 1 La tira 2 tira 3


(A) la tira 4 5 de nivel de
de Gaza tira 6 tira 7 RAID 0
9 de
banda 8 Gaza banda 10 tira 11

0 de
0 de Gaza tira 1 La tira 2 tira 3 Gaza tira 1 La tira 2 tira 3
(B) la tira 4 5 de 5 de RAID
de Gaza tira 6 tira 7 tira 4 Gaza tira 6 tira 7 nivel 1
9 de 9 de
banda 8 Gaza banda 10 tira 11 banda 8 Gaza banda 10 tira 11

El bit 1 bit 2 bit 3 bit 4 bit 5 El bit 6 El bit 7

(do) RAID de nivel 2

El bit 1 bit 2 bit 3 bit 4 Paridad

(re) RAID de nivel 3

0 de Gaza tira 1 La tira 2 tira 3 P0-3


(E) la tira 4 5 de
de Gaza tira 6 tira 7 P4-7 El nivel 4
9 de
banda 8 Gaza banda 10 tira 11 P8-11

0 de Gaza tira 1 La tira 2 tira 3 P0-3


tira 4 5 de Gaza tira 6 P4-7 tira 7
Tira 11 RAID de nivel
(F) Strip 8 9 de Gaza P8-11 banda 10 5
tira 12 P12-15 banda 13 la tira 14 tira 15
P16-19 tira 16 tira 17 tira 18 banda 19
Figura 2-23. Los niveles de RAID 0 a 5. unidades de copia de seguridad y de
paridad se muestran sombreados.
SEGUNDO. 2.3 MEMORIA SECUNDARIA 97

era inmensa, ya que en un momento dado del sector podra escribir 32 sectores por
un valor de datos. Adems, la prdida de una unidad no causa problemas, porque la
prdida de una unidad ascendi a perder 1 bit en cada palabra de 39 bits leer, algo
que el cdigo de Hamming poda manejar sobre la marcha.
En el lado negativo, este esquema requiere que todas las unidades a ser
rotacionalmente syn-chronized, y tiene sentido slo con un nmero sustancial de las
unidades (incluso con 32 unidades de datos y 6 unidades de paridad, la sobrecarga
es 19 por ciento). Tambin pide una gran parte del controlador, ya que debe hacer
una suma de comprobacin Hamming cada tiempo de bit.
nivel RAID 3 es una versin simplificada del nivel de RAID 2. Se ilustra en la
Fig. 2-23 (d). Aqu un solo bit de paridad se calcula para cada palabra de datos y se
escriben en una unidad de paridad. Al igual que en el nivel de RAID 2, las unidades
deben estar sincronizados con exactitud, ya que las palabras de datos individuales
estn repartidas en varias unidades.
A primera vista, podra parecer que un solo bit de paridad da nico error detec-
cin, no la correccin de errores. Para el caso de errores no detectados al azar, esto
Observa-cin es cierto. Sin embargo, para el caso de una unidad de estrellarse,
proporciona plena correccin de errores de 1 bit desde la posicin de la mala poco
se conoce. Si se bloquea un accionamiento, el con-Troller simplemente pretende que
todos sus bits son 0s. Si una palabra tiene un error de paridad, el bit de la unidad de
muertos debe haber sido un 1, por lo que se corrige. Aunque ambos niveles de RAID
2 y velocidades de datos 3 oferta muy altas, el nmero de solicitudes de E / S
separados por segundo que pueden manejar no es mejor que para una sola unidad.
Los niveles de RAID 4 y 5 trabajo con tiras de nuevo, no palabras individuales
con la paridad, y no requieren unidades sincronizadas. nivel de RAID 4 [ver Fig. 2-
23 (e)] es como nivel de RAID 0, con una paridad tira para la tira escrita en una
unidad adicional. Por ejemplo, si cada tira es k bytes de largo, todas las tiras son
exclusivos ORed juntos, re-sulting en una tira de paridad k bytes de longitud. Si se
bloquea un accionamiento, los bytes perdidos se pueden volver a calcularse a partir
de la unidad de paridad.
Este diseo protege contra la prdida de una unidad, pero se realiza mal para las
pequeas actualizaciones. Si se cambia un sector, todas las unidades deben ser ledos
con el fin de volver a calcular la paridad, que luego debe ser reescrito. Por otra parte,
los antiguos datos del usuario y los datos de paridad de edad pueden ser ledos y
vuelven a calcular la nueva paridad de ellos. Incluso con esta optimizacin, una
pequea actualizacin requiere dos lecturas y escrituras, dos claramente un mal
arreglo.
Como consecuencia de la carga pesada en la unidad de paridad, puede
convertirse en un robot-tleneck. Este cuello de botella se elimina en el nivel de RAID
5 mediante la distribucin de los bits de paridad de manera uniforme sobre todas las
unidades, la moda de round robin, como se muestra en la Fig. 2-23 (f). Sin embargo,
en el caso de una rotura del disco, la reconstruccin de los contenidos de la unidad
que ha fallado es un proceso complejo.
2.3.6 Discos de Estado Slido

Discos realizados de memoria flash no voltil, a menudo llamados discos de


estado slido (SSD), estn creciendo en popularidad como una alternativa de alta
velocidad a las tecnologas tradicionales de disco mag-ntico. La invencin de la
SSD es un cuento clsico de '' Cuando
98 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

le dar limones, haz limonada. '' Mientras que la electrnica moderna pueden parecer
totalmente re-responsable, la realidad es que los transistores se desgastan lentamente
a medida que se utilizan. Cada vez que cambian, que llevan a cabo un poco ms y
estar ms cerca de ya no funciona. Una forma probable que un transistor se producir
un error se debe a '' de inyeccin portador caliente '', un mecanismo de fallo en el
que una carga del electrn se incrusta dentro de un transistor de una vez al trabajo,
dejndolo en un estado en el que se ha quedado atascado en forma permanente o
apagado. Aunque, en general considerado como una sentencia de muerte para una
(probable) transistor inocente, Fujio Masuoka mientras trabajaba para Toshiba
descubri una manera de aprovechar este mecanismo de falla para crear una nueva
memoria no voltil. A principios de la dcada de 1980, invent la primera memoria
flash.
tensin de programacin
12 V

Puerta de control
Aislante
Puerta flotante negativa atrapada
cargar

Aislante
Toma de
pruebas Fuente Canal Desage

Semiconductor

Suelo

Figura 2-24. Una celda de memoria flash.

discos flash estn hechas de muchas clulas de memoria flash de estado slido.
Las clulas memo-ry flash estn hechos de un solo transistor flash especial. Una
clula de memoria flash se muestra en la Fig. 2-24. Embedded dentro del transistor
es una puerta flotante que puede ser cargada y descargada utilizando altos voltajes.
Antes de ser programada, la puerta flotador-cin no afecta el funcionamiento del
transistor, que acta esencialmente como un aislante adicional entre la puerta de
control y el canal de transistor. Si la celda flash est probado, que actuar como un
simple transistor.
Para programar la celda de bit flash, una alta tensin (en el mundo de la
informtica 12 V es un voltaje alto) se aplica a la puerta de control, lo que acelera el
proceso de caliente
SEGUNDO. 2.3 MEMORIA SECUNDARIA 99
la inyeccin de portadores en la puerta flotante. Los electrones se incrustan en la puerta
flotante-cin, que coloca una carga negativa interna al transistor flash. La carga negativa
embed-DED aumenta el voltaje necesario para encender el transistor flash, y ensayando
si o no el canal se enciende con una tensin alta o baja, es posible determinar si la puerta
flotante se carga o no, lo que resulta en un valor 0 o 1 para la celda flash. La carga
permanece incrustado en el transistor, incluso si se desconecta la alimentacin del
sistema, haciendo que la clula de memoria flash no voltil.
Debido a que los SSD son esencialmente de memoria, tienen un rendimiento
superior al spin-Ning discos y tienen cero tiempo de bsqueda. Mientras que un
disco magntico tpico puede acceder a los datos de hasta 100 MB / s, un SSD puede
operar de dos a tres veces ms rpido. Y debido a que el dispositivo no tiene partes
mviles, es especialmente adecuado para su uso en ordenadores porttiles, donde
discordante y el movimiento no va a afectar a su capacidad para acceder a los datos.
La desventaja de los SSD, en comparacin con los discos magnticos, es su coste.
Mientras que los discos magnticos cuestan pen-ONE / gigabytes, un SSD tpica
tendr un costo de entre uno y tres dlares / gigabytes, haciendo su uso apropiado
slo para aplicaciones de accionamiento ms pequeos o situaciones que no son
sensibles al coste. El costo de los SSD est disminuyendo, pero todava tienen un
largo camino por recorrer para alcanzar a los discos magnticos baratos. As,
mientras que los SSD estn sustituyendo a los discos magnticos en muchos
ordenadores, es probable que sea mucho tiempo antes de que el disco magntico va
el camino de los dinosaurios (a menos que otra gran meteorito golpea la tierra, en
cuyo caso las unidades SSD probablemente no van a sobrevivir tampoco) .
Otra desventaja de los SSD en comparacin con los discos magnticos es su tasa
de fracaso. Una clula tpica de flash se puede escribir slo 100.000 veces antes de
que ya no funcionar. El proceso de inyeccin de electrones en la puerta flotante
daa lentamente TI y los aislantes de los alrededores, hasta que ya no puede
funcionar. En el pliegue de la vida til de los SSD, una tcnica llamada nivelacin
de desgaste se utiliza para difundir las escrituras a todas las celdas flash en el disco.
Cada vez que un nuevo bloque de disco est escrito, el bloque de destino es
reasignado a un nuevo bloque SSD que no se ha escrito recientemente. Esto requiere
el uso de un mapa de bloque lgico dentro de la unidad flash, que es una de las
razones que Flash unidades tienen altos gastos generales de almacenamiento
internos. El uso de nivelacin de desgaste, una unidad flash puede soportar un
nmero de escrituras igual al nmero de operaciones de escritura una clula puede
sostener veces el nmero de bloques en el disco.
Algunos SSD son capaces de codificar mltiples bits por byte utilizando celdas
flash multinivel. La tecnologa controla cuidadosamente la cantidad de carga se
coloca en la puerta flotante-cin. Una secuencia creciente de tensiones se aplica
luego a la puerta de control para determinar la cantidad de carga almacenada en la
puerta flotante. clulas multinivel tpicas apoyarn cuatro niveles de carga,
produciendo dos bits por celda flash.

2.3.7 CD-ROM
Los discos pticos fueron desarrollados originalmente para la grabacin de
programas de televisin, sino que pueden ser objeto de un uso ms esttico como
dispositivos de almacenamiento informtico. Debido a sus discos pticos de gran
capacidad a bajo precio son ampliamente utilizados para la distribucin de software,
libros, pelculas, y datos de todo tipo, as como hacer copias de seguridad de los
discos duros.
100 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

discos pticos de primera generacin fueron inventados por el holands de


electrnica Philips conglom-erate para la celebracin de las pelculas. Fueron 30 cm
de dimetro y se comercializan bajo el nombre LaserVision, pero no se pongan al
da, excepto en Japn.
En 1980, Philips, junto con Sony, desarroll el CD (Compact Disc), que
rpidamente se sustituye el disco de vinilo 33 1/3 RPM para la msica. Las colas de-
tcnicos precisos para el CD se publicaron en una norma internacional oficial (IS
10149), conocido popularmente como el Libro Rojo, despus de que el color de su
cubierta. (Internacional Stan-Dardos son emitidas por la Organizacin Internacional
de Normalizacin, que es la contraparte internacional de grupos nacionales de
normalizacin, como ANSI, DIN, etc. Cada uno tiene un nmero IS). El punto de
publicar las especificaciones de los discos y la unidad como una Internacional norma
consiste en permitir que los CD de diferentes editores de msica y jugadores de
diferentes fabricantes de productos electrnicos para trabajar juntos. Todos los CDs
son 120 mm de ancho y 1,2 mm de espesor, con un agujero de 15 mm en el centro.
El CD de audio fue el primer medio de almacenamiento digital con xito el mercado
de masas. Los CD de audio se supone que deben durar 100 aos. Por favor, vuelva
en 2080 para una actualizacin de lo bien que lo hizo el primer lote.
Un CD se prepara mediante el uso de un lser infrarrojo de alta potencia para
quemar orificios de 0,8 micras de dimetro en un disco maestro de vidrio revestido.
A partir de este maestro, se hace un molde, con baches, donde los agujeros eran
lser. En este molde, se inyecta policarbonato fundido para formar un CD con el
mismo patrn de agujeros como el maestro de vidrio. A continuacin, una fina capa
de aluminio reflectante se deposita sobre el policarbonato, coronado por un barniz
de proteccin y, finalmente, una etiqueta. Las depresiones en el policarbonato sub-
Strate son llamados pits; las reas no quemadas entre los pozos se llaman tierras.
Cuando un CD se reproduce, un diodo lser de baja potencia brilla la luz
infrarroja con una longitud de onda de 0,78 micras en los pits y lands, ya que fluyen
por. El lser est en el lado de policarbonato, por lo que los hoyos se pega hacia
fuera en la direccin del lser como protuberancias en la superficie por lo dems
plana. Debido a que los pozos tienen una altura de un cuarto de la longitud de onda
de la luz lser, la luz que refleja de un pozo es la mitad de una longitud de onda fuera
de fase con la luz que refleja de la superficie circundante. Como resultado, las dos
partes interfieren destructivamente y vuelven menos luz al fotodetector del jugador
que la luz rebota en una tierra. As es como el jugador le dice a un pozo de una tierra.
Aunque pueda parecer sencilla de utilizar un hoyo a grabar un 0 y una tierra para
grabar un 1, es ms fiable utilizar un pozo / tierra o de transicin tierra / hoyo para
un 1 y su ausencia como 0, por lo que este esquema es usado.
Los hoyos y tierras se escriben en una sola espiral continua que comienza cerca
del agujero y la elaboracin de una distancia de 32 mm hacia el borde. La espiral
hace 22.188 revoluciones alrededor del disco (alrededor de 600 por mm). Si
desenrollado, sera de 5,6 km de longitud. La espiral se ilustra en la Fig. 2-25.
Para hacer que la msica suene a una velocidad uniforme, es necesario que los
hoyos y tierras de flujo mediante a una velocidad lineal constante. En consecuencia,
la velocidad de rotacin del CD debe ser reducida continuamente a medida que el
cabezal de lectura se mueve desde el interior del CD hacia el exterior. En el interior,
la velocidad de rotacin es de 530 RPM para conseguir la velocidad de streaming
de-engendrado de 120 cm / seg; en el exterior que tiene que caer a 200 RPM para
dar
SEGUNDO. 2.3 MEMORIA SECUNDARIA 101

ranura en espiral

Pozo
Tierra

bloque 2K
de datos
de usuario

Figura 2-25. Grabacin estructura de un disco compacto o CD-ROM.

la misma velocidad lineal a la cabeza. Una unidad de constante-lineal-velocidad es


bastante dif-rentes de una unidad de disco magntico, que funciona a una velocidad
angular constante, en dependiente de donde la cabeza est posicionada actualmente.
Tambin, 530 RPM es muy lejos de la RPM 3600 a 7.200 que los discos ms
magnticos giran en.
En 1984, Philips y Sony se dieron cuenta del potencial para el uso de CD para
almacenar datos com-puter, por lo que publicaron el Libro Amarillo definir un
estndar preciso para lo que ahora se llaman CD-ROM (Read-Disco Compacto Only
Memory). Para piggyback en el mercado de CD por entonces ya sustancial de audio,
CD-ROMs iban a ser el mismo tamao fsico como CD de audio, mecnica y
pticamente compatibles con ellos, y produce utilizando las mismas mquinas de
moldeo por inyeccin de policarbonato. Las consecuencias de esta decisin fueron
que lentos motores de velocidad variable fueron re-quired, sino tambin que el coste
de fabricacin de un CD-ROM sera muy por debajo de un dlar en un volumen
moderado.
Lo que el Libro Amarillo defini fue el formato de los datos de la computadora.
Tambin mejor las capacidades de correccin de errores del sistema, un paso
esencial porque a pesar de amantes de la msica no les importa perder un poco aqu
y all, amantes del ordenador tienden a ser muy exigente con eso. El formato bsico
de un CD-ROM consiste en-codificacin de cada byte en un smbolo de 14 bits.
Como hemos visto anteriormente, 14 bits es suficiente para Jamn-ming codificar
un byte de 8 bits con 2 bits sobrantes. De hecho, se utiliza un sistema de codificacin
ms potente. El mapeo de 14 a 8 para la lectura se realiza en hardware mediante la
bsqueda en la tabla.
En el siguiente nivel hacia arriba, un grupo de 42 smbolos consecutivos forma un
marco 588 bits. Cada trama tiene 192 bits de datos (24 bytes). Los 396 bits restantes son
para la correccin y control de errores. Este esquema es idntico para los CD de audio y
CD-ROM.
102 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Lo que el Libro Amarillo aade es la agrupacin de 98 tramas en un CD-ROM


sec-tor, como se muestra en la Fig. 2-26. Cada sector de CD-ROM se inicia con un
16 bytes pream-ble, el primero de los cuales 12 son 00FFFFFFFFFFFFFFFFFFFF00
(hexadecimal), para permitir al jugador para reconocer el inicio de un sector de CD-
ROM. Los siguientes 3 bytes con-tain el nmero de sector, es necesario debido a
que buscan en un CD-ROM con su espiral de datos nico es mucho ms difcil que
en un disco magntico con sus pistas concntricas uniformes. Para buscar, el
software en la unidad calcula aproximadamente dnde ir, mueve la cabeza all, y
luego comienza la caza alrededor de un prembulo para ver lo bien que fue su
conjetura. El ltimo byte del prembulo es el modo.

... smbolos de
14 bits cada uno

42 Smbolos hacen 1 marco


Las tramas de 588
bits de,
conteniendo cada
... uno
Prembul 24 bytes de datos
o 98 Frames hacen 1 sector
modo 1
Datos ECC sector
(2352 bytes)
16 bytes 2048 288

Figura 2-26. diseo lgico de datos en un CD-ROM.

El Libro Amarillo define dos modos. Modo 1 utiliza el diseo de la fig. 2-26,
con un prembulo de 16 bytes, 2048 bytes de datos, y un cdigo de correccin de
errores 288 bytes (un cdigo de Reed-Solomon transversal intercalada). Modo 2
combina los datos y campos de ECC en un campo de datos de 2336 bytes para
aquellas aplicaciones que no necesitan (o no pueden permitirse el tiempo para llevar
a cabo) de correccin de errores, tales como audio y video. Tenga en cuenta que a
favor de la vide excelente fiabilidad, se utilizan tres esquemas de correccin de
errores separadas: dentro de un smbolo, dentro de un marco, y dentro de un sector
de CD-ROM. Error en un bit se corrigen en el nivel ms bajo, las rfagas de errores
se corrigen cortos a nivel de trama, y los errores residuales son capturados a nivel
del sector. El precio pagado por esta fiabilidad es que tarda 98 tramas de 588 bits
(7203 bytes) para llevar un solo 2.048 bytes carga de pago, una eficiencia de slo el
28 por ciento.
unidades de CD-ROM de una velocidad operan en 75 sectores / segundo, lo que
da una velocidad de datos de 153.600 bytes / seg en el modo 1 y 175.200 bytes / seg
en el modo 2. unidades de doble velocidad son dos veces ms rpido, y as
sucesivamente hasta la velocidad ms alta. Un CD de audio estndar tiene espacio
para 74 minutos de msica, que, si se utiliza para los datos de modo 1, da una
capacidad de 681,984,000 bytes. Esta figura est generalmente reportado como 650
MB porque 1 MB es 220 1.048.576 bytes (bytes), no 1.000.000 bytes.
Como de costumbre, cada vez que una nueva tecnologa viene a cabo, algunas
personas tratan de empujar el sobre. Al disear el CD-ROM, Philips y Sony fueron
cautelosos y tena el proceso de escritura se detiene mucho antes de que se alcanz
el borde exterior del disco. Hizo
SEGUNDO. 2.3 MEMORIA SECUNDARIA 103

no toma mucho tiempo antes de que algunos fabricantes de discos permitieron que
sus unidades de ir ms all del lmite oficial y peligrosamente cerca del borde fsico
del medio, que proporciona cerca de 700 MB en lugar de 650 MB. Pero a medida
que la tecnologa ha mejorado y los discos en blanco se fabricaron a un nivel
superior, 703.12 MB (360.000 sectores de 2048 bytes en lugar de 333.000 sectores)
se convirti en la nueva norma.
Tenga en cuenta que incluso una unidad de CD-ROM 32x (4,915,200 bytes /
seg) no es rival para un rpido de la unidad SCSI-2-disco magntico a 10 MB / seg.
Cuando se da cuenta de que el tiempo de bsqueda es a menudo varios cientos de
milisegundos, debe quedar claro que las unidades de CD-ROM no son en absoluto
en la misma categora de rendimiento como unidades de disco magntico, a pesar de
su gran capacidad.
En 1986, Philips golpe de nuevo con el Libro Verde, la adicin de grficos y
la posibilidad de intercalar audio, vdeo y datos en el mismo sector, una
caracterstica esencial para el CD-ROM multimedia.
La ltima pieza del rompecabezas de CD-ROM es el sistema de archivos. Para
que sea posible utilizar el mismo CD-ROM en equipos diferentes, se necesita un
acuerdo sobre los sistemas de archivos de CD-ROM. Para conseguir este acuerdo,
los representantes de muchos de ordenador com-paas se reunieron en el Lago
Tahoe en la Sierra Nevada en la frontera entre California y Nevada e idearon un
sistema de archivos que se denominan de alta Sierra. Ms tarde se convirti en un
in-ternacional Standard (IS 9660). Tiene tres niveles. Nivel 1 utiliza los nombres de
archivo de hasta 8 caracteres opcionalmente seguido de una extensin de hasta 3
caracteres (la convencin de nomenclatura de archivos MS-DOS). Los nombres de
archivo pueden contener slo letras maysculas, dgitos y el guin bajo. Directorios
se pueden anidar hasta ocho de profundidad, pero los nombres de directorio no
pueden contener extensiones. Nivel 1 requiere que todos los archivos sean
contiguos, que no es un problema en un medio escrito una sola vez. Cualquier CD-
ROM confor-Mant a IS 9660 nivel 1 se puede leer usando MS-DOS, un ordenador
Apple, un equipo UNIX, o casi cualquier otro equipo. editores de CD-ROM
consideran este prop-erty como una gran ventaja.
ES 9660 nivel 2 permite que los nombres de hasta 32 caracteres, y el nivel 3
permite que los archivos noncon-contiguos. Las extensiones Rock Ridge
(caprichosamente el nombre de la ciudad en la pelcula Mel Brooks Sillas de montar
calientes) permiten nombres muy largos (para UNIX), UID, GID, y enlaces
simblicos, pero los CD-ROM que no se ajusten al nivel 1 no ser legible en edad
ordenadores.

2.3.8 CD grabables

Inicialmente, el equipo necesario para producir un CD-ROM maestra (o CD de


audio, para el caso) era extremadamente caro. Pero en la industria informtica nada
permanece caro por mucho tiempo. A mediados de la dcada de 1990, grabadoras
de CD no ms grandes que un reproductor de CD eran una disposicin perifrica
comn en la mayora de las tiendas de informtica. Estos-vicios dE todava eran
diferentes de discos magnticos, porque una vez escrito, CD-ROM no podra ser
borrado. Sin embargo, se encontraron rpidamente un hueco como un medio de
copia de seguridad para grandes discos duros magnticos y las personas tambin se
admiten o compaas de lanzamiento a
104 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

fabricar sus propios discos CD-ROM-pequeas correr (cientos, sino miles) o hacer
los maestros para su entrega a las plantas de alto volumen CD comercial de
duplicacin. Estas unidades son conocidos como CD-R (CD-Recordable).
Fsicamente, CD-R comienzan con 120 mm de espacios en blanco de
policarbonato que son como los CD-ROM, excepto que contienen un 0,6 mm de
ancho de ranura para guiar el lser para auto-ing. La ranura tiene una excursin
sinusoidal de 0,3 mm a una frecuencia de exactamente 22,05 kHz para proporcionar
retroalimentacin continua por lo que la velocidad de rotacin puede ser controlada
y ajustada con precisin si es necesario. Los primeros discos CD-R vean como los
CD-ROM regulares, excepto que eran de color dorado en la parte superior en lugar
de plata. El color dorado vino del uso del oro real en lugar de aluminio para la capa
reflectante. A diferencia de los CD de plata, que tienen depresiones fsicas, en CD-
R la reflectividad diferente de hoyos y tierras tiene que ser simulado. Esto se hace
mediante la adicin de una capa de tinte entre el policarbonato y la capa de reflexin,
como se muestra en la Fig. 2-27. Se utilizan dos tipos de colorante: cianina, que es
de color verde, y ftalocianina, que es un color naranja amarillento. Los qumicos
pueden argumentar sin fin sobre cul es mejor. Eventualmente, una capa reflectante
de aluminio sustituy a la una de oro.
etiqueta impresa

mancha oscura
laca protectora en el
capa de
colorante
capa reflectante quemado
Colora por lser
nte capa cuando
1.2 mm escritura

policarbonato sustrato
Direccin
de movimiento
Lente

fotodetector Prisma

Infrarrojo
lser
diodo

Figura 2-27. Corte transversal de un disco CD-R y lser (no a escala). Una CD-
ROM tiene una estructura similar, excepto que sin la capa de colorante y con una
capa de aluminio sin hueso en lugar de una capa reflectante.

En su estado inicial, la capa de colorante es transparente y permite que la luz


lser pase a travs y se reflejan en la capa reflectante. Para escribir, el lser de CD-
R se sube a alta potencia (8-16 mW). Cuando el haz realiza un punto de tinte, que se
calienta, rompiendo un enlace qumico. Este cambio en la estructura molecular crea
una mancha oscura. Cuando se lee de nuevo (al 0,5 mW), el fotodetector ve una
diferencia entre las manchas oscuras en el que el colorante ha sido golpeada y reas
transparentes en las que es intacto. esta diferencia
SEGUNDO. 2.3 MEMORIA SECUNDARIA 105

se interpreta como la diferencia entre los hoyos y tierras, incluso cuando se vuelve
a leer en un lector habitual de CD-ROM o incluso en un reproductor de CD de audio.
Sin nuevo tipo de CD puede contener hasta su cabeza con orgullo y sin un libro
de color, por lo que los CD-R tiene el Orange Book, publicado en 1989. Este
documento define CD-R y tambin un nuevo formato, CD-ROM XA, CD que
permite -rs a escribirse incre-mental, unos pocos sectores hoy en da, algunos de
maana, y unos pocos meses despus. Un grupo de sectores consecutivos escritos a
la vez se llama una pista de CD-ROM.
Uno de los primeros usos de CD-R fue para la Kodak PhotoCD. En este sistema
el cliente trae un rollo de pelcula expuesta y su viejo PhotoCD al procesador de
fotos y vuelve al mismo PhotoCD con las nuevas imgenes aadidas despus de los
antiguos. El nuevo lote, que se crea en los escaneos en los negativos, se escribe en
la PhotoCD como una pista de CD-ROM separado. la escritura incremental es
necesario porque los espacios en blanco CD-R son demasiado caros para
proporcionar una nueva para cada rollo de pelcula.
Sin embargo, la escritura incrementales crea un nuevo problema. Antes de la
Orange Book, todos los CD-ROMs tenan un solo VTOC (tabla de contenido del
volumen) al inicio. Ese esquema no funciona con incrementales (es decir, multipista)
escribe. La solucin del Libro Naranja es dar a cada CD-ROM seguimiento de su
propio VTOC. Los archivos que aparecen en la VTOC pueden incluir algunos o
todos los archivos de las pistas anteriores. Despus de que el CD-R se inserta en la
unidad, el sistema operativo busca a travs de todos los CD-ROM de seguimiento
para localizar el VTOC ms reciente, que indica el estado actual del disco. Con la
inclusin de algunos, pero no todos, de los archivos de las pistas anteriores en la
VTOC actual, es posible dar la ilusin de que los archivos se han eliminado. Las
pistas se pueden agrupar en las sesiones, lo que lleva a multisesin CD-ROM.
reproductores de CD de audio estndar no pueden manejar los CD multisesin ya
que esperan un solo VTOC en la salida.
CD-R hace posible que los individuos y las empresas para copiar fcilmente los
CD-ROM y CD de audio (), posiblemente en violacin del derecho de autor de la
editorial. Varios esquemas se han ideado para hacer ms difcil la piratera tal y para
que sea difcil de leer un CD-ROM con el software que no sea de la editorial nada.
Uno de ellos consiste en registrar todas las longitudes de archivos en el CD-ROM
como multigigabyte, frustrar cualquier intento de copiar los archivos en el disco duro
utilizando el software de copia estndar. Las longitudes reales estn integrados en el
software del editor o escondidas (posiblemente en-encriptado) en el CD-ROM en un
lugar inesperado. Otro esquema utiliza intencin-aliado CEC incorrectas en
determinados sectores, en la expectativa de que la copia de CD-Ware suave ''
arreglar '' los errores. El software de aplicacin comprueba las propias CEC, refus-
ing a trabajar si son '' correcto ''. Lagunas no estndar entre las pistas y otros
'defectos' fsicos '' son tambin posibilidades.

2.3.9 CD regrabables
A pesar de que la gente est acostumbrada a otros medios de comunicacin de
una sola escritura, tales como papel y pelcula fotogrfica grfico, existe una
demanda de un CD-ROM regrabable. Una tecnologa ahora disponible es CD-RW
(CD-regrabable), que utiliza el mismo medio de tamao como CD-R.
106 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Sin embargo, en lugar de tinte de cianina o ftalocianina, CD-RW utiliza una aleacin
de plata, indio, antimonio y telurio para la capa de grabacin. Esta aleacin tiene dos
estados estables: cristalino y amorfo, con diferentes reflectividades.
Las unidades de CD-RW utilizan lseres con tres potencias diferentes. A alta
potencia, el lser se funde la aleacin, la conversin desde el estado cristalino de alta
reflectividad al estado amorfo de baja reflectividad para representar un hoyo. A
media potencia, las masas fundidas de aleacin y reformas en su estado cristalino
natural para convertirse en una tierra de nuevo. A baja potencia, el estado del
material se detecta (por lectura), pero no se produce la transicin de fase.
La razn de CD-RW no ha reemplazado CD-R es que los espacios en blanco de
CD-RW son ms caros que los espacios en blanco de CD-R. Adems, para
aplicaciones que consisten en copias de seguridad de los discos duros, el hecho de
que una vez escrito, un CD-R no pueden borrarse por casualidad es una
caracterstica, no un error.

2.3.10 DVD

El formato bsico de CD / CD-ROM ha existido desde 1980. A mediados de la


dcada de 1990 la tecnologa de medios pticos haban mejorado de manera
espectacular, por lo que los discos de vdeo de mayor capaci-dad se estaban
volviendo econmicamente factible. Al mismo tiempo, Hollywood estaba buscando
una forma de reemplazar las cintas de vdeo analgico con un disco ptico technolo-
gy que tena mayor calidad, era ms barato de fabricar, dur ms tiempo, ocupaba
menos espacio en los estantes de las tiendas de video, y no tienen que ser rebobinado.
Se buscaba como si la rueda del progreso para los discos pticos estaba a punto de
dar vuelta una vez ms.
Esta combinacin de tecnologa y la demanda por tres industrias inmensamente
ricos y poderosos ha llevado a DVD, originalmente un acrnimo de disco de vdeo
digital, pero ahora oficialmente disco verstil digital. DVDs utilizan el mismo diseo
general como CDs, con los discos de policarbonato moldeadas por inyeccin de 120
mm que contiene pozos y tierras que son iluminadas por un diodo lser y ledos por
un fotodetector. Lo que es nuevo es el uso de
1. fosas ms pequeas (0,4 micras frente a 0,8 micras para CDs).
2. Una espiral ms apretada (0,74 micras entre las pistas frente a 1,6
micras para CDs).
3. Un lser rojo (a 0,65 micras frente a 0,78 micras para CDs).
En conjunto, estas mejoras aumentan la capacidad de siete veces, a 4,7 GB. Una
unidad de DVD funciona con 1x 1.4 MB / seg (frente a 150 KB / seg para CDs). Por
desgracia, el cambio a los lseres rojos utilizados en los supermercados significa que
los reproductores de DVD requieren un segundo lser para leer CDs existentes y
CD-ROM, lo que aade un poco a la com-complejidad y costo.
Es de 4,7 GB es suficiente? Tal vez. El uso de compresin MPEG-2
(estandarizado en IS 13346), un disco de 4,7 GB DVD puede almacenar 133 minutos
de pantalla completa, video de movimiento completo en alta resolucin (720480),
as como bandas sonoras en hasta ocho idiomas y subttulos en 32 ms. Alrededor
del 92 por ciento de todas las pelculas de Hollywood ha hecho nunca
SEGUNDO. 2.3 MEMORIA SECUNDARIA 107

estn bajo 133 minutos. Sin embargo, algunas aplicaciones tales como juegos
multimedia u obras de referencia pueden necesitar ms, y Hollywood quisieran
poner varias pelculas en el mismo disco, por lo que cuatro formatos se han definido:
1. , De una sola capa de una sola cara (4,7 GB).
2. , De doble capa de una cara (8.5 GB).
3. , De una sola capa de doble cara (9.4 GB).
4. , De doble capa de doble cara (17 GB).

Por qu tantos formatos? En una palabra: la poltica. Philips y Sony queran, discos
de una sola cara de doble capa para la versin de alta capacidad, pero Toshiba y
Time Warner queran, discos de doble cara de una sola capa. Philips y Sony no
pensaban que la gente estara dispuesta a girar los discos ms, y Time Warner no
crean que poner dos capas en un lado podra llegar a funcionar. El compromiso:
todas las combinaciones, con el mercado de decidir cules van a sobrevivir. Pues
bien, el mercado ha hablado. Philips y Sony estaban en lo cierto. Nunca apostar en
contra de la tecnologa.
La tecnologa de capas dual tiene una capa reflectante en la parte inferior,
cubierto con una capa semireflectante. Dependiendo de donde el lser se enfoca, que
rebota en una capa o la otra. La capa inferior necesita pits y lands un poco ms
grandes que deben leerse de forma fiable, por lo que su capacidad es ligeramente
ms pequea que la capa superior de.
Los discos de doble cara se realizan mediante la adopcin de dos discos de una
sola cara de 0,6 mm y glu de todas ellas espalda con espalda. Para hacer que los
espesores de todas las versiones de la misma, un disco de una sola cara consiste en
un disco de 0,6 mm unida a un sustrato en blanco (o per-HAPS en el futuro, uno que
consta de 133 minutos de publicidad, con la esperanza de que la gente ser curioso
en cuanto a lo que es ah abajo). La estructura del disco de doble cara, de doble capa
se ilustra en la Fig. 2-28.
substrato de policarbonato 1 semirreflectan
te
0,6 mm capa
De un solo
lado
disco Aluminio
reflector
Capa adhesiva
Aluminio
0,6 mm reflector
De un solo
lado semirreflectan
disco te
sustrato de policarbonato 2 capa

Figura 2-28. Una capa de doble disco de DVD de doble cara.


DVD fue ideado por un consorcio de 10 compaas de electrnica de consumo,
siete de ellos japoneses, en estrecha cooperacin con los principales estudios de
Hollywood (algunas de las cuales son propiedad de las empresas japonesas de
electrnica en el consorcio). Las industrias de informtica y de telecomunicaciones
no fueron invitados a la
108 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

picnic y el enfoque resultante fue sobre el uso de DVD para el alquiler de pelculas.
Por ejemplo, las caractersticas estndar incluyen en tiempo real omitiendo de
escenas sucias (para permitir a los padres a su vez una pelcula clasificada NC17 en
una caja de seguridad para los nios), el sonido de seis canales, y el apoyo a Pan-y-
Scan. Esta ltima caracterstica permite que el reproductor de DVD para decidir
dinmicamente cmo recortar la izquierda y derecha bordes de pelculas (cuya
anchura: relacin de altura es de 3: 2) para encajar en los televisores vigentes en ese
momento (cuya relacin de aspecto era de 4: 3).
Otro elemento de la industria informtica probablemente no habra pensado en
una incompatibilidad intencional entre los discos destinados a los Estados Unidos y
los discos destinados a Europa y an otros estndares para otros continentes.
Hollywood de-manded esto '' caracterstica '' porque las nuevas pelculas a menudo
son liberados por primera vez en los Estados Unidos y luego se envan fsicamente
a Europa cuando los videos salen en los Estados Unidos. La idea era asegurarse de
que las tiendas de video Europea no podan comprar vdeos en los EE.UU.
demasiado pronto, lo que reduce las ventas de teatro europeos nuevas pelculas. Si
Hollywood haba estado funcionando la industria informtica, que habra tenido de
3,5 pulgadas disquetes en los Estados Unidos y 9 cm de disquetes en Europa.

2.3.11 Blu-ray

Nada se detiene en el negocio de las computadoras, desde luego no la tecnologa


de almacenamiento. DVD fue introducido apenas antes de su sucesor amenazado
para que sea obsoleta. El sucesor del DVD es Blu-ray, llamado as porque se utiliza
un lser azul en lugar del rojo utilizado por los DVD. Un lser azul tiene una longitud
de onda ms corta que una roja, lo que le permite enfocar con mayor precisin y
apoyar as los hoyos y tierras de menor tamao. discos Blu-ray de una cara tienen
aproximadamente 25 GB de datos; los de doble cara tienen aproximadamente 50
GB. La velocidad de datos es de aproximadamente 4,5 MB / seg, que es bueno para
un disco ptico, pero todava insignificante en comparacin con los discos
magnticos (cf. ATAPI-6 en 100 MB / seg y amplia Ultra5 SCSI a 640 MB / seg).
Se espera que Blu-ray con el tiempo volver a su lugar de CD-ROM y DVD, pero
esta transicin se llevar algunos aos.

2.4 ENTRADA / SALIDA


Como hemos mencionado al principio de este captulo, un sistema informtico
tiene tres componentes principales: la CPU, la memoria (primaria y secundaria), y
la E / S (entrada / salida) equipos tales como impresoras, escneres y mdems. Hasta
ahora hemos analizado el CPU y las memorias. Ahora es el momento de examinar
el equipo de E / S y la forma en que est conectado con el resto del sistema.

2.4.1 Los autobuses


Fsicamente, la mayora de los ordenadores personales y estaciones de trabajo
tienen una estructura similar a la mostrada en la Fig. 2-29. La disposicin usual es
una caja de metal con una gran placa de circuito impreso en la parte inferior o lateral,
llamada la placa base (parentboard,
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 109

por lo polticamente correcto). La placa madre contiene el chip de CPU, algunas


ranuras en las que se puede hacer clic mdulos DIMM, y varios chips de soporte.
Tambin CON-tains un bus de grabado al agua fuerte a lo largo de su longitud, y
tomas de corriente en el que los conectores de borde de E / S tableros pueden ser
insertados.
controlador SCSI
Tarjeta de sonido

Mdem

caja de tarjetas
conector de borde

Figura 2-29. Estructura fsica de un ordenador personal.

La estructura lgica de un simple ordenador personal se muestra en la Fig. 2-30.


ste tiene un nico bus utilizado para conectar la CPU, la memoria y los dispositivos
de E / S; la mayora de los sistemas tienen dos o ms buses. Cada dispositivo de I /
O consta de dos partes: una que contiene la mayor parte de la electrnica, llamados
el controlador, y uno que contiene el dispositivo de I / O en s, tal como una unidad
de disco. El controlador est generalmente integrado directamente en la placa base
o, a veces contena en un tablero de enchufado en una ranura de bus libre. A pesar
de que la pantalla (monitor) no es una opcin, el controlador de vdeo es algunas
veces ubicados en un tablero de plug-in para permitir al usuario elegir entre las tablas
con o sin aceleradores grficos, memoria adicional, y as sucesivamente. El
controlador se conecta a su dispositivo por un cable conectado a un conector en la
parte posterior de la caja.
El trabajo de un controlador es controlar su dispositivo de E / S y manejar el
acceso al bus para ello. Cuando un programa desea los datos del disco, por ejemplo,
se da una orden al controlador de disco, que emite entonces busca y otros comandos
a la unidad. Cuando la pista y el sector adecuado han sido localizados, la unidad
comienza la salida de los datos como un flujo de bits en serie al controlador. Es el
trabajo del controlador para romper el flujo de bits en unidades y escribir cada
unidad en la memoria, ya que se monta. Una unidad es tpicamente una o ms
palabras. Un controlador que lee o escribe datos en o desde la memoria sin
intervencin de la CPU se dice que es la realizacin directa de memoria Ac-ceso,
ms conocido por su acrnimo DMA. Cuando se complete la transferencia, la con-
Troller normalmente causa una interrupcin, obligando a la CPU de suspender
inmediatamente correr su programa actual y comenzar la ejecucin de un
procedimiento especial, llamado un manejador de interrupciones, para comprobar si
hay errores, tomar ninguna medida especial que se necesita, e informar al sistema
operat-cin que la e / S ya est terminado. Cuando se termina el controlador de
interrupcin, la CPU contina con el programa que se suspendi cuando se produjo
la interrupcin.
110 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Monitor
CD ROM Difcil
Teclado manejar disco duro

Vdeo Teclado CD ROM Difcil


UPC Memoria disco
controlado controlado
controlador r r
controlador

Aut
ob
s

Figura 2-30. Estructura lgica de un simple ordenador personal.

El bus se utiliza no slo por los controladores de E / S, sino tambin por la CPU
para obtener instrucciones y recuperacin de datos-cin. Qu ocurre si la CPU y un
controlador de E / S quieren usar el bus al mismo tiempo? La respuesta es que un
chip llamado un rbitro de bus decide quin va al lado. En general, los dispositivos
de E / S se les da preferencia sobre la CPU, ya que los discos y otros dispositivos
mviles no pueden ser detenidos, y obligarlos a esperar resultara en la prdida de
datos. Cuando no I / O est en curso, la CPU puede tener todos los ciclos de bus por
s misma a la memoria de referencia. Sin embargo, cuando algn dispositivo de E /
S tambin est en marcha, el dispositivo solicitar que se le conceda el autobs
cuando lo necesita. Este proceso se llama robo ciclo y se ralentiza el ordenador.
Este diseo funcion bien para los primeros ordenadores personales, ya que
todos los compo-nentes fueron ms o menos en equilibrio. Sin embargo, como la
CPU, memorias y dispositivos de E / S ahora ms rpida, surgi un problema: el
autobs ya no poda manejar la carga presentada. En un sistema cerrado, tal como
una estacin de trabajo tcnico, la solucin fue disear un nuevo y ms rpido de
autobs para el prximo modelo. Porque nadie de E / S se traslad dispositivos de
un modelo antiguo a uno nuevo, este se acerc trabajado bien.
Sin embargo, en el mundo del PC, la gente suele actualizar su CPU, pero queran
mover su impresora, un escner y un mdem al nuevo sistema. Adems, una gran
industria haba crecido en torno a proporcionar una amplia gama de dispositivos de
E / S para el bus de PC de IBM, y esta industria tena muy poco inters en tirar su
totalidad invertir-ment y empezar de nuevo. IBM aprendi de la manera difcil
cuando se llev a cabo la suc-cesador de la PC de IBM, la gama PS / 2. El PS / 2
tena un nuevo bus ms rpido, pero la mayora de los fabricantes de clones continu
utilizando el bus del PC de edad, que ahora se llama la ISA (Industria Stan-dard
Arquitectura) autobs. La mayor parte del disco y de E / S fabricantes de dispositivos
tambin continuaron haciendo controladores para ello, por lo que IBM se encontr
en la situacin peculiar de ser el nico fabricante de ordenadores que ya no era
compatible con IBM. Con el tiempo, se vio obligado a volver SUP-portar el bus ISA.
Hoy en da el bus ISA ha sido relegada a los sistemas informticos antiguos y
museos, ya que ha sido sustituido por autobuses ms nuevos y ms rpido norma
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 111

arquitecturas. Como acotacin al margen, tenga en cuenta que ISA significa


conjunto de instrucciones Arquitecto-tura en el contexto de los niveles de la
mquina, mientras que representa Estndar de la Industria Ar-quitectura en el
contexto de autobuses.

El PCI y PCIe autobuses

Sin embargo, a pesar de la presin del mercado no cambiar nada, el viejo autobs
realmente era demasiado lento, por lo que algo haba que hacer. Esta situacin llev
a otros com-paas desarrollo de mquinas con mltiples buses, uno de los cuales
era el viejo bus ISA, o su sucesor compatible con versiones anteriores, el bus EISA
(Extended ISA). El ganador fue el bus PCI (Peripheral Component Interconnect).
Fue diseado por Intel, pero Intel decidi poner todas las patentes en el dominio
pblico, para animar a toda la industria (incluyendo sus competidores) para
adoptarla.
El bus PCI se puede utilizar en muchas configuraciones, pero una tpica se
ilustra en la Fig. 2-31. A continuacin, las conversaciones de la CPU a un
controlador de memoria ms de una conexin dedicada de alta velocidad. Las
conversaciones del controlador a la memoria y al bus PCI directamente, por lo que
el trfico CPU memoria no va a travs del bus PCI. Otros perifricos se conectan al
bus PCI directamente. Una mquina de este diseo sera tpicamente contienen dos
o tres ranuras PCI vacas para permitir que los clientes podrn conectar tarjetas PCI
de E / S para los nuevos Periph-nerales.
bus de memoria

UPC PCI Principal


SCSI Cachecache puente memoria
autobs

SCSI SCSI SCSI Vdeo Red


controlado controlador
escner disco r controlador

bus PCI

Figura 2-31. Un PC tpico construido alrededor del bus PCI. El controlador SCSI
es un dispositivo PCI.

No importa qu tan rpido es algo en el mundo de la informtica, mucha gente


piensa que es demasiado lento. Este destino tambin cay sobre el bus PCI, que est
siendo reemplazado por el PCI Express, abreviado como PCIe. La mayora de los
ordenadores actuales son compatibles con ambos, por lo que los usuarios pueden
conectar dispositivos nuevos, rpidos al bus PCIe y mayores, los ms lentos al bus
PCI.
Mientras que el bus PCI era slo una actualizacin a la mayor bus ISA con
velocidades ms altas y ms bits transferidos en paralelo, PCIe representa un cambio
radical desde el bus PCI. De hecho, ni siquiera es un autobs en absoluto. Es la red
de punto a punto utilizando lneas de bitios en serie y de conmutacin de paquetes,
ms como el Internet que como un autobs tradicional. arquitectura Es se muestra
en la Fig. 2-32.
ORGANIZACIN SISTEMAS DE
112 ORDENADOR CAP. 2

UPC Memoria
Cache

complejo
radicular

puerto
puerto 1 2 puerto 3

el dispositivo puente PCI


PCIe
el dispositivo
PCIe Cambiar
bus PCI

el
dispositivo el dispositivo el dispositivo el dispositivo
PCIe PCIe PCIe PCIe

Figura 2-32. Arquitectura de ejemplo de un sistema de PCIe con tres puertos PCIe.

Hay varias cosas que se destacan de inmediato sobre PCIe. En primer lugar, las
conexiones BE-tween los dispositivos son de serie, es decir, 1-bit de ancho en lugar
de 8, 16, 32, o 64 bits de ancho. Aunque se podra pensar que una conexin de 64
bits de ancho tendra un ancho de banda mayor que una conexin de ancho de 1 bit,
en la prctica, las diferencias en el tiempo de propagacin de los 64 bits, llamados
los skew, significa velocidades relativamente bajas tienen que ser utilizados. Con
una conexin en serie velocidades mucho ms altas se pueden utilizar y esto ms
que compensa la prdida de paralelismo. buses PCI funcionan a una frecuencia de
reloj mxima de 66 MHz. Con 64 bits transferidos por ciclo, la velocidad de datos
es de 528 MB / s. Con una frecuencia de reloj de 8 Gbps, incluso con la transferencia
en serie, la velocidad de datos de PCIe es 1 GB / seg. Adems,-vicios De no se
limitan a un solo par de hilos para comunicar con el complejo de la raz o un
interruptor. Un dispositivo puede tener hasta 32 pares de hilos, llamados carriles.
Estos carriles no estn sincronizados, por lo sesgo no es importante aqu. La mayora
de placas base tienen una ranura de 16 vas para la tarjeta grfica, que en PCIe 3.0
dar la tarjeta grfica de una anchura de banda de 16 GB / s, aproximadamente 30
veces ms rpido que lo que una tarjeta grfica PCI puede conseguir. Este ancho de
banda es necesaria para las aplicaciones cada vez ms exigentes, tales como 3D.
En segundo lugar, toda la comunicacin es punto a punto. Cuando la CPU quiere
hablar con un dispositivo, se enva un paquete al dispositivo y, en general ms tarde
obtiene una respuesta. El paquete pasa a travs del complejo de la raz, que est en
la placa base y, a continuacin, en el dispositivo, posiblemente a travs de un
interruptor (o si el dispositivo es un dispositivo PCI, a travs del puente PCI). Esta
evolucin de un sistema en el que todos los dispositivos escucharon el mismo bus a
uno usando las comunicaciones punto a punto es paralela al desarrollo de Ethernet
(un popular red de rea local), que tambin comenz con una emisin Chan-nel pero
ahora utiliza interruptores de permitir la comunicacin punto a punto.
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 113

2.4.2 Terminales

Hay muchos tipos de dispositivos de E / S estn disponibles en la actualidad.


Algunos de los ms comunes se discuten a continuacin. terminales de ordenador
constan de dos partes: un teclado y un moni-tor. En el mundo del mainframe, estas
piezas son a menudo integrados en un nico dispositivo y conectados al equipo
principal por una lnea serie oa travs de una lnea telefnica. En la reserva de vuelos,
la banca y otras industrias orientadas mainframe, estos dispositivos estn todava en
uso. En el mundo de la informtica personal, el teclado y el monitor son dispositivos
en-dependientes. De cualquier manera, la tecnologa de las dos partes es la misma.

Teclados

Teclados vienen en diversas variedades. El IBM PC original viene con un


teclado que tena un interruptor de accin rpida en cada tecla que dio
retroalimentacin tctil y hace un clic cuando la clave estaba deprimido lo suficiente.
Hoy en da, los teclados tienen teclas ms barato que acaba de hacer contacto
mecnico cuando se presiona. Los mejores tienen una hoja de material elastomrico
(una especie de goma) entre las teclas y la placa de circuito impreso subyacente.
Bajo cada tecla es una pequea cpula que hebillas cuando est deprimido lo
suficiente. Una pequea mancha de material conductor dentro de la cpula cierra el
circuito. Algunos teclados tienen un imn en cada tecla que pasa a travs de una
bobina al ser golpeado, lo que induce una corriente que puede ser detectada. Varios
otros mtodos, tanto mecnicas y electromagnticas, tambin estn en uso.
En los ordenadores personales, cuando se pulse una tecla, se genera una
interrupcin y se inicia el manejador de interrupcin de teclado (una pieza de
software que es parte de la operacin sys-tem). El manejador de interrupciones lee
un registro de hardware en el interior del controlador de teclado para obtener el
nmero de la tecla (1 a 102) que se acaba de deprimido. Cuando se suelta una tecla,
una segunda interrupcin es causada. As, si un usuario pulsa la tecla SHIFT, luego
deprime y libera la tecla M, a continuacin, acciona la tecla SHIFT, el sistema
operativo puede ver que el usuario quiere una mayscula '' M '' en lugar de una
minscula '' m ''. Manipulacin de secuencias multitecla implican SHIFT, CTRL y
ALT se realiza por completo en el software (incluyendo el infame tecla CTRL-ALT-
dEL se-cuencia que se utiliza para reiniciar PCs).

Pantallas tctiles

Mientras que los teclados no estn en peligro de ir en la direccin de la mquina


de escribir manual, hay un nuevo chico en el bloque cuando se trata de la entrada de
la computadora: la pantalla tctil. Mientras que estos dispositivos slo se
convirtieron en artculos en el mercado de masas con la introduccin del iPhone de
Apple en 2007, que se remontan mucho ms all. La primera pantalla tctil fue de-
Veloped en el Royal Radar Establishment en Malvern, Reino Unido en 1965. A
pesar de la capacidad de pellizco tan anunciada del iPhone se remonta a trabajar en
la Univer-sidad de Toronto en 1982. Desde entonces, muchas tecnologas diferentes
han sido desa-artculo de opinin y comercializado.
114 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

dispositivos tctiles se dividen en dos categoras: opacas y transparentes. Un


dispositivo tpico toque opaca es la pantalla tctil en un ordenador porttil. Un
dispositivo tpico transpa-ent es la pantalla de un telfono inteligente o tableta. Slo
vamos a considerar este ltimo aqu. Por lo general se denominan pantallas tctiles.
Los principales tipos de pantallas tctiles son infrarrojos, resistiva, capacitiva y.
pantallas de infrarrojos tienen transmisores de infrarrojos, tales como luz
infrarroja diodos emisores o lseres en (por ejemplo) los bordes izquierdo y superior
de la cubierta alrededor de la pantalla y los detectores en los bordes derecho e
inferior. Cuando un dedo, lpiz ptico, o cualquier bloque objeto opaco uno o ms
haces, el detector correspondiente detecta la cada de la seal y el hardware del
dispositivo puede indicar al sistema operativo que vigas han sido bloqueados, lo que
permite calcular el (x, y ) las coordenadas de la aleta-ger o el lpiz. Aunque estos
dispositivos tienen una larga historia y todava estn en uso en quioscos y otras
aplicaciones, que no se utilizan para dispositivos mviles.
Otra tecnologa antigua consiste en pantallas tctiles resistivas. Estos consisten en
dos capas, la parte superior uno de los cuales es flexible. Contiene un gran nmero de
alambres horizontales. El uno bajo que contiene alambres verticales. Cuando un dedo u
otro objeto deprime un punto en la pantalla, uno o ms de los cables superiores entra en
contacto con (o cerca de) los alambres perpendiculares en la capa inferior. La electrnica
del dispositivo hacen posible la lectura a qu rea se ha deprimido. Estas pantallas
pueden ser construidos a muy bajo costo y son ampliamente utilizados en aplicaciones
sensibles al precio.
Ambas tecnologas son bien cuando la pantalla es presionada por un dedo, pero
tienen un problema cuando se usan dos dedos. Para describir el problema,
utilizaremos la terminologa de la pantalla tctil infrarroja, pero la resistencia tiene
el mismo problema. Imagine que los dos dedos estn en (3, 3) y (8, 8). Como
resultado, la x 3 y x 8 vigas verticales se interrumpen como son la Y 3 e y 8
vigas horizontales. Consideremos ahora un escenario diferente con los dedos en (3,
8) y (8, 3), que son las esquinas opuestas del rectngulo cuyas esquinas son (3, 3),
(8, 3), (8, 8), y (3, 8). Precisamente las mismas vigas estn bloqueados, por lo que
el software no tiene forma de saber cul de los dos escenarios se mantiene. Este
problema se llama el efecto fantasma.
Para ser capaz de detectar varios dedos en el momento mismo: una propiedad
necesaria para pinzar y la ampliacin de gestos, una nueva tecnologa que se
necesitaba. El que se utiliza en la mayora de los telfonos inteligentes y las tabletas
(pero no en cmaras digitales y otros dispositivos) es la pantalla tctil capacitiva
proyectada. Hay varios tipos, pero la ms comn es el tipo capacitancia mutua.
Todas las pantallas tctiles que pueden detectar dos o ms puntos de contacto al
mismo tiempo, se conocen como pantallas multitctiles. Veamos ahora brevemente
a ver cmo funcionan.
Para los lectores que son un poco oxidado en sus fsica de alta escuela, un
condensador es un dispositivo que puede almacenar carga elctrica. Un simple uno tiene
dos conductores separados por un aislante. En las pantallas tctiles modernos, un patrn
de rejilla de finas '' cables '' verticalmente en funcionamiento est separada de una rejilla
horizontal por una capa aislante delgada. Cuando una aleta-ger toca la pantalla, cambia
la capacitancia en todas las intersecciones tocados (posiblemente muy separados). Este
cambio puede medirse. Como una demostracin de que una pantalla tctil-mod ern no
es como las pantallas resistivas infrarrojos y de ms edad, trate de tocar
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 115

uno con un bolgrafo, un lpiz, un clip, o un dedo enguantado y ver que no pasa
nada. El cuerpo humano es bueno en el almacenamiento de la carga elctrica, como
cualquiera que haya barajado a travs de una alfombra en un da fro, seco y luego
toc un pomo metlico puede atestiguar dolorosamente. Plstico, de metal, de
madera y los instrumentos no son tan buenos como la gente en trminos de su
capacidad.
Los alambres '' '' en una pantalla tctil no son los hilos de cobre habituales que
se encuentran en los dispositivos elctricos normales puesto que bloquearan la luz
de la pantalla. En su lugar, son (tpicamente 50 micras) tiras delgadas de
transparente, la realizacin de xido de indio y estao unido a lados opuestos de una
placa de vidrio delgada, que juntos forman los condensadores. En algunos diseos
ms recientes, la placa de vidrio aislante se sustituye por una capa delgada de dixido
de sili-CON (arena!), Con las tres capas bombardeo inico (rociado, tomo por
tomo) en algn sustrato. De cualquier manera, los condensadores estn protegidos
de la suciedad y el rascado por una placa de vidrio colocada encima, para formar la
superficie de la pantalla para ser tocado. Cuanto ms delgada sea la placa de vidrio
superior, ms sensible ser el rendimiento, pero la ms frag-ile el dispositivo es.
En funcionamiento, se aplican tensiones alternativamente a la horizontal y
vertical '' cables '', mientras que los valores de tensin, que se ven afectados por la
capacitancia de cada interseccin, se leen los otros. Esta operacin se repite muchas
veces por segundo con las coordenadas tocados alimentados al controlador de
dispositivo como un flujo de (x, y) pares. procesamiento adicional, tal como la
determinacin de si el sealar, pellizcos, ex-panding, o deslizar est teniendo lugar
se realiza por el sistema operativo. Si utiliza los 10 dedos, y traer un amigo para
aadir un poco ms, el sistema operativo tiene sus manos llenas, pero el hardware
multitctil ser hasta el trabajo.

Las pantallas planas

Los primeros monitores de ordenador utilizados tubos de rayos catdicos (CRT), al


igual que viejos aparatos de tele-visin. Ellos eran demasiado voluminosos y pesados
para ser utilizado en ordenadores porttiles, por lo que una tecnologa de pantalla ms
compacta tuvo que ser desarrollado por sus pantallas. El desarrollo de las pantallas
planas siempre que el factor de forma compacto necesario para los cuadernos, y estos
dispositivos tambin se utiliza menos energa. Hoy en da el tamao y poder cios nica
de la pantalla plana han eliminado el uso de los monitores CRT.
La tecnologa ms comn de pantallas planas LCD es el (Liquid Crystal
Display). Es altamente complejo, tiene muchas variaciones, y est cambiando
rpidamente, por lo que esta descripcin ser, por necesidad, ser breve y muy
simplificada.
Los cristales lquidos son molculas orgnicas viscosos que fluyen como un
lquido, pero tambin tienen la estructura espacial, como un cristal. Fueron
descubiertas por un botan-ist austriaco, Friedrich Reinitzer, en 1888 y primera
aplicados a las pantallas (por ejemplo, calculadoras, relojes) en la dcada de 1960.
Cuando todas las molculas se alinean en la misma direccin, las propiedades
pticas del cristal dependen de la direccin y la polarizacin de la luz entrante. El
uso de un campo elctrico aplicado, la alineacin molecular, por lo tanto, las
propiedades pticas, se puede cambiar. En particular, haciendo brillar una luz a
travs de un lquido
116 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

cristal, la intensidad de la luz que sale de ella puede ser controlada elctricamente.
Esta propiedad se puede explotar para construir pantallas planas.
Una pantalla de visualizacin LCD se compone de dos placas de vidrio paralelas
entre las cuales es un volumen cerrado que contiene un cristal lquido. electrodos
transparentes estn asociadas a ambas placas. Una luz detrs de la placa trasera (ya
sea natural o artificial) ilumina la pantalla desde atrs. Los electrodos transparentes
unidas a cada placa se utilizan para crear campos elctricos en el cristal lquido. Las
diferentes partes de la pantalla reciben voltajes di-ferentes, para controlar la imagen
mostrada. Pegados a la parte delantera y trasera de la pantalla estn polarizando
filtros debido a que la tecnologa de visualizacin requiere el uso de luz polarizada.
La configuracin general se muestra en la Fig. 2-33 (a).

Cristal liquido
placa de vidrio
trasera
placa de vidrio
Posterior frontal
electrodo
electrodo frontal
Posterior
frente
polaroid polaroid

Oscuro
z
Brillante
Fuente
de luz

Ordenador portatil
(segundo)
(un)

Figura 2-33. (A) La construccin de una pantalla LCD. (B) las ranuras de las
placas trasera y delantera son perpendiculares entre s.

Aunque muchos tipos de pantallas LCD estn en uso, vamos a considerar ahora
una clase particular, el TN (Twisted nemtico) de visualizacin, como un ejemplo.
En esta visualizacin, la placa trasera contiene ranuras horizontales pequeas y la
placa frontal contiene diminutas ranuras ver-ticos, como se ilustra en la Fig. 2-33
(b). En ausencia de un campo elctrico, las molculas de LCD tienden a alinearse
con las ranuras. Desde las alineaciones delanteros y traseros difieren en 90 grados,
las molculas (y por lo tanto la estructura cristalina) giro de atrs hacia delante.
En la parte trasera de la pantalla es un filtro de polarizacin horizontal. Permite
que la luz slo en hor-izontally polarizado. En la parte delantera de la pantalla es un
filtro de polarizacin vertical. Slo se permite la polarizacin vertical que la luz pase
a travs. Si no hubiera PRESION lquida
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 117

ent entre las placas, horizontalmente luz polarizada dej entrar por el filtro de
polarizacin posterior sera bloqueada por el filtro polarizador delante, haciendo que
la pantalla en negro.
Sin embargo, la estructura cristalina trenzado de las molculas de LCD gua la
luz a medida que pasa y gira su polarizacin, por lo que es salir verticalmente. Por
lo tanto, en ausencia de un campo elctrico, la pantalla LCD es uniformemente
brillante. Mediante la aplicacin de un voltaje a las partes seleccionadas de la placa,
la estructura retorcida puede ser destruido, bloque-ing la luz en esas partes.
Dos esquemas pueden utilizarse para aplicar la tensin. En un (bajo coste)
pantalla de matriz pasiva, ambos electrodos contienen alambres paralelos. En un
1920 1080 pantalla (el tamao de vdeo de alta definicin), por ejemplo, el
electrodo posterior podra tener 1920 alambres verticales y la parte delantera de un
1080 las horizontales. Al poner una tensin en uno de los alambres verticales y luego
pulsando una de las horizontales, la tensin en una posicin de pxel seleccionado
se puede cambiar, por lo que es volverse oscura brevemente. Un pxel (originalmente
un elemento de la imagen, es un punto de color a partir del cual se construyen todas
las imgenes digitales). Mediante la repeticin de este pulso con el siguiente pixel y
luego la siguiente, una lnea de exploracin oscuro puede ser pintado. Normalmente,
toda la pantalla se pinta 60 veces por segundo para engaar al ojo en el pensamiento
hay una imagen constante all.
El otro esquema de uso generalizado es la pantalla de matriz activa. Es ms caro,
pero le da una mejor imagen. En lugar de slo tener dos conjuntos de cables
perpendic-ular, tiene un elemento de conmutacin pequea en cada posicin de pixel
sobre uno de los elec-trodos. Al girar estos y fuera de, un patrn de tensin arbitraria
puede ser creada a-cruzar la pantalla, lo que permite un patrn de bits arbitrario. Los
elementos de conmutacin son llamados transistores de pelcula delgada y las
pantallas de panel plano usando ellos se llaman a menudo pantallas TFT. La mayora
de los ordenadores porttiles y autnomos de las pantallas planas para computadoras
de escritorio utilizan la tecnologa TFT ahora.
Hasta ahora hemos descrito cmo funciona una pantalla monocroma. Baste decir
que las pantallas de color utilizan los mismos principios generales como pantallas
monocromticas, pero los detalles son mucho ms complicadas. Los filtros pticos
se utilizan para separar la luz blanca en los componentes rojo, verde y azul en cada
posicin de pixel por lo que estos se pueden visualizar de forma independiente. Cada
color se puede construir a partir de un lineal superposi-cin de estos tres colores
primarios.
An nuevas tecnologas de pantalla estn en el horizonte. Uno de los ms
prometedores es la pantalla Organic Light Emitting Diode (OLED). Se compone de
capas de molculas orgnicas cargadas elec-trically emparedadas entre dos
electrodos. cambios de voltaje hacen que las molculas que se excitan y se mueven
a estados de energa ms altos. Cuando se les cae de nuevo a su estado normal, que
emiten luz. Ms detalle est ms all del alcance de este libro (y sus autores).

RAM de vdeo
La mayora de los monitores se actualizan 60-100 veces por segundo desde una
memoria especial, llamada RAM de vdeo, en la tarjeta controladora de la pantalla.
Esta memoria tiene uno o ms mapas de bits que representan la imagen de la
pantalla. En una pantalla con, digamos, 1920 1080
118 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

pxeles, la memoria RAM de vdeo contendra 1920 1080 valores, uno para cada
pxel. De hecho, podra contener muchos de estos mapas de bits, para permitir la
rpida conmutacin de una imagen de la pantalla de a otro.
En una pantalla jardn-variedad, cada pxel se representa como un valor RGB de
3 bytes, uno para la intensidad de los componentes rojo, verde y azul del color del
pxel (pantallas de alta finales utilizan 10 o ms bits por color ). A partir de las leyes
de la fsica, se sabe que cualquier color puede ser construido a partir de una
superposicin lineal de la luz roja, verde y azul.
Una memoria RAM de vdeo con 1920 1080 pxeles a 3 bytes / pxel requiere
ms de 6,2 MB para almacenar la imagen y una buena cantidad de tiempo de CPU
para hacer nada con ella. Por esta razn, algunos ordenadores comprometen
mediante el uso de un nmero de 8 bits para indicar el color deseado. Este nmero
se utiliza entonces como un ndice en una tabla de hardware llamado la paleta de
colores que contiene 256 entradas, cada uno con un valor RGB de 24 bits. Tal diseo,
llamado color indexado, reduce los requisitos de memoria RAM de vdeo por 2/3,
pero permite slo 256 colores en la pantalla a la vez. Por lo general, cada ventana en
la pantalla tiene su propia asignacin, pero slo con una paleta de colores de
hardware, a menudo, cuando varias ventanas estn presentes en la pantalla, slo el
diecisis
actual tiene sus colores Ren-dered correctamente. paletas de colores con 2
Tambin se utilizan las entradas, pero la ganancia aqu es slo 1/3.
pantallas de vdeo de mapas de bits requieren mucho ancho de banda. Para
mostrar en pantalla completa, multimedia a todo color en un 19201080 pantalla
requiere la copia de 6,2 MB de datos en la memoria RAM de vdeo para cada cuadro.
Para el vdeo de movimiento completo, se necesita una velocidad de al menos 25
cuadros / seg, para una velocidad de datos total de 155 MB / s. Esta carga es ms
que el bus PCI original podra manejar (132 MB / seg), pero PCIe puede manejar
con seguridad.

2.4.3 Los ratones

Conforme pasa el tiempo, las computadoras estn siendo utilizados por las
personas con menos experiencia en cmo funcionan los ordenadores. Las
computadoras de la generacin ENIAC fueron utilizados solamente por las personas
que las construyeron. En la dcada de 1950, los equipos slo fueron utilizados por
los programadores profesionales altamente cualificados. Ahora, las computadoras
son ampliamente utilizados por las personas que necesita para obtener un poco de
trabajo hecho y no saben (o incluso quieren saber) mucho acerca de cmo funcionan
los ordenadores o la forma en que se programan.
En los viejos tiempos, la mayora de las computadoras tenan interfaces de lnea
de comandos, a los que los usuarios escriben comandos. Dado que las personas que
no son especialistas en informtica a menudo se perciben las interfaces de lnea de
comandos como usuario poco amigable, por no decir hostiles, muchos vendedores
de ordenadores desarrollaron interfaces de apuntar y hacer clic, como el Macintosh
y Windows. El uso de este modelo requiere tener una manera de sealar en la
pantalla. La forma ms comn de lo que permite a los usuarios apuntar a la pantalla
es con un ratn.
Un ratn es una pequea caja de plstico que se coloca sobre la mesa al lado del
teclado. Cuando se mueve alrededor de la mesa, un pequeo puntero en la pantalla
se mueve demasiado, los usuarios al-lowing para apuntar a elementos de la pantalla.
El ratn tiene uno, dos o tres botones en la parte superior, para permitir a los usuarios
seleccionar elementos de los mens. Mucha sangre se ha derramado como una
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 119

consecuencia de los argumentos acerca de cuntos botones de un ratn debera tener.


ingenuos usuarios prefieren uno (que es difcil de empujar el botn equivocado si
slo hay uno), pero-cado Sophisti aquellos como el poder de mltiples botones para
hacer cosas interesantes.
Tres tipos de ratones se han producido: los ratones mecnicos, los ratones
pticos y ptico-ratones. La primera ratones tenan dos ruedas de goma que
sobresale a travs de la parte inferior, con sus ejes perpendiculares entre s. Cuando
el ratn se mueve paralelamente a su eje principal, una de las ruedas se volvi.
Cuando se mueve perpendicular a su eje principal, la otra se volvi. Cada rueda
condujo una resistencia variable o potencimetro. Midiendo los cambios en la
resistencia, era posible ver la cantidad de cada rueda haba girado y por lo tanto
calcular hasta qu punto el ratn se haba movido en cada direccin. Ms tarde, este
diseo fue sido reemplazado por uno en el que se utiliz una bola que sobresale
ligeramente de la parte inferior en lugar de ruedas. Se muestra en la Fig. 2-34.
Pointer controlado por ratn

Ventana Men

Cortar
Pegar
Dupdo

botones del ratn

Ratn

pelota de goma

Figura 2-34. Un ratn se utiliza para apuntar a los elementos del men.

El segundo tipo de ratn es el ratn ptico. Este tipo no tiene ruedas o pelota.
En cambio, tiene un LED (diodo emisor de luz) y un fotodetector en la parte inferior.
ratones pticos Early requiere un cojn de ratn con lneas estrechamente espaciadas
en l para detectar el nmero de lneas se haban cruzado y por lo tanto en qu
medida el ratn se haba movido. ratones pticos modernos contienen un LED que
ilumina las imperfecciones de la superficie subyacente junto con una pequea
cmara de video que graba una imagen pequea (typi-camente 1818 pxeles) de
hasta 1000 veces / seg. imgenes consecutivas se comparan para ver hasta qu punto
el ratn se ha movido. Algunos ratones pticos utilizan un lser en lugar de un LED
para la iluminacin. Ellos son ms precisos, pero tambin ms caro.
El tercer tipo de ratn es ptico-. Al igual que el ratn mecnico ms reciente,
tiene una bola rodante que convierte dos ejes alineados a 90 grados entre s.
120 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Los ejes estn conectados a los codificadores que tienen rendijas a travs de las
cuales puede pasar la luz. A medida que se mueve el ratn, los ejes giran, y los pulsos
de luz inciden en los detectores cuando la historia de una rendija se interpone entre
un LED y su detector. El nmero de impulsos detectados es proporcional a la
cantidad de movimiento.
Aunque los ratones se pueden configurar de diversas maneras, una disposicin
comn es tener el ratn enviar una secuencia de 3 bytes a la computadora cada vez
que el ratn se mueve una cierta distancia mnima (por ejemplo, 0,01 pulgadas), a
veces llamado un Mickey. Por lo general, estos personajes vienen en una lnea serie,
un bit a la vez. El primer byte contiene un entero sabe cuntas unidades del ratn se
ha movido en el x-di-rection desde la ltima vez. El segundo byte proporciona la
misma informacin para el movimiento y. El tercer byte contiene el estado actual de
los botones del ratn. A veces 2 bytes se utilizan para cada coordenada.
software de nivel bajo en el ordenador acepta esta informacin a medida que
entra y convierte los movimientos relativos enviados por el ratn a una posicin
absoluta. A continuacin, muestra una flecha en la pantalla en la posicin
correspondiente a donde est el ratn. Cuando las puntas de flecha en el elemento
adecuado, el usuario hace clic en un botn del ratn y el ordenador puede averiguar
qu elemento ha sido seleccionado a partir de su conocimiento de que la flecha est
en la pantalla.

2.4.4 Dispositivos de juego

Los videojuegos suelen tener gran usuario de E / S de demandas, y en la consola


de vdeo se han desarrollado dispositivos de entrada de mercado especializados. En
esta seccin nos fijamos en dos desarrollos recientes en los controladores de
videojuegos, el Wiimote de Nintendo y el Microsoft Kinect.

controlador wiimote

Por primera vez en 2006 con la consola de videojuegos Nintendo Wii, la con-
Troller Wiimote contiene botones del gamepad tradicionales, adems de una
capacidad de doble sensor de movimiento. Todas las interacciones con el Wiimote
se envan en tiempo real a la consola de juegos usando una radio Bluetooth interno.
Los sensores de movimiento en el Wiimote lo permiten para detectar su propio
movimiento en tres dimensiones, adems de cuando apunta a la televisin que
proporciona una capacidad de puntero de grano fino.
Figura 2-35 ilustra cmo el Wiimote implementa esta deteccin de movimiento
func-cin. Seguimiento del movimiento del Wiimote en tres dimensiones se lleva a
cabo con un acelermetro de 3 ejes interna. Este dispositivo contiene tres pequeas
masas, cada uno de los cuales se pueden mover en las direcciones x, y, y eje z (con
respecto al chip acelermetro). Estas masas se mueven en proporcin al grado de
aceleracin en su eje par-ticular, que cambia la capacitancia de la masa con respecto
a una pared de metal fijo. Mediante la medicin de estas tres capacidades
cambiantes, se hace posible detectar la aceleracin en tres dimensiones. El uso de
esta tecnologa y un poco de clculo clsico, la consola Wii puede seguir el
movimiento del Wiimote en el espacio. Como tu
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 121

barra de sensores

Cmara

Acelermetro de 3 ejes
z
y

Figura 2-35. Los sensores de movimiento controlador Wiimote de videojuegos.

pivotar el Wiimote para golpear una pelota de tenis virtual, el movimiento del
Wiimote se realiza un seguimiento mientras se mueve hacia la pelota, y si gira la
mueca en el ltimo momento para poner experto en efectos sobre el baln, los
acelermetros Wiimote, al detectar que el movimiento, as .
Mientras que los acelermetros se desempean bien en el seguimiento del
movimiento del Wiimote medida que se mueve en tres dimensiones, no pueden
proporcionar los sens-cin de movimiento de grano fino necesario para controlar un
puntero en la pantalla de televisin. Los acelermetros SUF-A fer desde pequeos
errores inevitables en sus mediciones de aceleracin, por lo que con el tiempo la
ubicacin exacta del Wiimote (basado en la integracin de sus aceleraciones) sern
cada vez ms inexacta.
Para proporcionar deteccin de movimiento de grano fino, el Wiimote utiliza una
tecnologa de visin por ordenador inteligente. Sentado encima de la televisin es una ''
barra de sensor '' que contiene LEDs una anchura fija aparte. Contenida en el Wiimote
es una cmara que cuando apunta
122 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

en la barra de sensor puede deducir la distancia y orientacin de la Wiimote con re-


SPECT a la televisin. Dado que los LED de la barra de sensores estn a una
distancia fija aparte, su distancia como se ve por el Wiimote es proporcional a la
distancia a la Wiimote de la barra de sensor. La ubicacin de la barra de sensores en
el campo visual del Wiimote indi-cates la direccin que el Wiimote est apuntando
con respecto a la televisin. Al detectar continuamente esta orientacin, es posible
soportar una capacidad de punto-cin de grano fino sin los errores posicionales
inherentes a acelermetros.

controlador de Kinect

El Microsoft Kinect lleva las capacidades de visin por ordenador de juego con-
ladores a un nivel completamente nuevo. Este dispositivo utiliza la visin por
ordenador solo para determinar las interacciones del usuario con la consola de
juegos. Funciona mediante la deteccin de posi-cin del usuario en la habitacin,
adems de la orientacin y el movimiento de su cuerpo. Los juegos se con-
controlada al hacer movimientos predeterminados con sus manos, brazos, y todo lo
que los diseadores de juegos piensan que debe desgranado en un esfuerzo por
controlar su juego.
La capacidad de deteccin de la Kinect se basa en una cmara de profundidad
en combinacin con una cmara de vdeo. La cmara de profundidad calcula la
distancia del objeto en el campo de visin de la Kinect. Esto se logra mediante la
emisin de una matriz bidimensional de puntos de lser infrarrojo, a continuacin,
la captura de sus reflexiones con una cmara infrarroja. Usando una tcnica de visin
de ordenador llamado '' iluminacin estructurada '', el Kinect puede determinar la
dis-tancia de los objetos en su vista en funcin de cmo es dis turbed-por las
superficies iluminadas el punteado de puntos infrarrojos.
La informacin de profundidad se combina con la informacin de textura de
regresar de la cmara de vdeo para producir un mapa de profundidad de textura.
Este mapa puede entonces ser procesada por algoritmos de visin por ordenador para
localizar a las personas en la habitacin (incluso el reconocimiento de sus caras) y
la orientacin y el movimiento de su cuerpo. Despus del procesamiento, infor
macin-acerca de las personas en la habitacin se enva a la consola de juego que
utiliza estos datos para controlar el videojuego.

2.4.5 Impresoras

Despus de haber preparado un documento o descabellada una pgina de la


World Wide Web, los usuarios a menudo quieren imprimirlo, por lo que muchas
computadoras pueden ser equipados con una impresora. En esta seccin vamos a
describir algunos de los tipos ms comunes de impresoras.

Impresoras lser
Probablemente el desarrollo ms emocionante en la impresin desde Johann
Gutenberg invent los tipos mviles en el siglo XV es la impresora lser. Este
dispositivo combina una imagen de alta calidad, excelente flexibilidad, gran velocidad
y coste moderado en un solo perifrico compacto. Las impresoras lser utilizan casi la
misma tecnologa que
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 123

fotocopiadoras. De hecho, muchas compaas fabrican dispositivos que combinan


copiado e impresin (y, a veces fax, as).
La tecnologa bsica se ilustra en la Fig. 2-36. El corazn de la impresora es un
tambor giratorio de precisin (o en algunos sistemas de gama alta, una cinta). Al
inicio de cada ciclo de la pgina, que se carga hasta cerca de 1000 voltios y
recubierto con un material fotosensible. Entonces luz de un lser se escanea a lo
largo de la longitud del tambor reflejndola de un espejo octogonal giratorio. El haz
de luz se modula para producir un patrn de luz y manchas oscuras. Los puntos
donde los golpes de haces perder su carga.

Lser octogonal que gira


espejo
Tambor de rociado y
acusado

Haz de luz
llama la atencin tambor
Tambor

Virador
Raspador
Disparador

Calentado
rodillos
Blanco apilada
papel salida

Figura 2-36. El funcionamiento de una impresora lser.

Despus de una lnea de puntos se ha pintado, el tambor gira una fraccin de un


grado para permitir que la siguiente lnea a pintar. Finalmente, la primera lnea de
puntos alcanza el tner, un depsito de un polvo negro electrostticamente sensible.
El tner es atrado a esos puntos que todava estn cargados, formando as una
imagen visual de la lnea. Un poco ms tarde en la trayectoria de transporte, el
tambor de tner recubierto se presiona contra el papel, trans-Ferring el polvo negro
al papel. El papel se hace pasar luego a travs de rodillos calentados para fundir el
tner en el papel de forma permanente, la fijacin de la imagen. Ms tarde, en su
rotacin, el tambor se descarga y se rasp limpio de cualquier tner residual, su
preparacin para ser cargado y revestido de nuevo para la siguiente pgina.
Que este proceso es una extremadamente compleja combinacin de la fsica, la
qumica-terio, ingeniera mecnica, ingeniera ptica y casi no necesita ser dicho. Sin
embargo, montajes completos, llamados motores de impresin, estn disponibles de
varios proveedores. fabricantes de impresoras lser se combinan los motores de
impresin con sus propios productos electrnicos y software para hacer que una
impresora completa. La electrnica se componen de una CPU rpida incrustado junto
con megabytes de memoria para contener un mapa de bits de pgina completa y
numerosas fuentes, algunas de ellas construidas en y algunos de ellos se puede descargar.
Ms
124 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

impresoras aceptan comandos que describen las pginas a imprimir (en


contraposicin a sim-ply aceptar mapas de bits preparados por la CPU principal).
Estos comandos se dan en lenguajes tales como PCL y PostScript de HP de Adobe
o PDF, que son completa, aunque, lenguajes de programacin especializados.
Las impresoras lser a 600 dpi y hasta puede hacer un trabajo razonable de la
impresin de fotografas en blanco y negro, pero la tecnologa es ms complicado
de lo que podra parecer a primera vista. Con-Sider una fotografa escaneada a 600
ppp en el que se va a imprimir en una impresora de 600 ppp. La imagen escaneada
contiene 600600 pxeles / pulgada, cada una consistente en un valor de gris de 0
(blanco) a 255 (negro). La impresora tambin puede imprimir 600 dpi, pero cada
pxel impreso es negro (tner presente) o blanco (sin toner presente). Grises val-ues
no se pueden imprimir.
La solucin habitual para la impresin de imgenes con valores de gris es el uso
de medios tonos, lo mismo que los carteles impresos comercialmente. La imagen se
divide en celdas de media tinta, cada uno tpicamente 66 pxeles. Cada celda puede
contener entre 0 y 36 pxeles negros. El ojo percibe una celda con ms pxeles que
ms oscuro que uno con un menor nmero de pxeles. valores de grises en el rango
de 0 a 255 estn representados por dividir esta gama en 37 zonas. Valores de 0 a 6
son en la zona 0, los valores de 7 a 13 estn en la zona 1, y as sucesivamente (zona
36 es ligeramente ms pequeo que los otros porque 37 no divide 256 ex-exacta-
mente). Cada vez que se encuentra un valor gris en la zona 0, su celda de media tinta
en el papel se deja en blanco, como se ilustra en la Fig. 2-37 (a). Un valor de zona-
1 se imprime como 1 pixel negro. Un valor de zona-2 se imprime como 2 pxeles
negros, como se muestra en la Fig. 2-37 (b). Otros valores de zona se muestran en
la Fig. 2-37 (c) - (f). Por supuesto, que toma una fotografa escaneada a 600 dpi y
semitonos de esta manera reduce la resolucin efectiva de 100 clulas / pulgada,
llamada la frecuencia de trama de medios tonos, se mide convencionalmente en lpi
(lneas por pulgada).

(un) (segundo) (do) (re) (mi) (F)

Figura 2-37. los puntos de semitono para diferentes rangos de escala de grises. (A) 0-6. (B)
14-20.
(C) 28-34. (D) 56-62. (E) 105-111. (F) 161-167.

Impresin a color

Aunque la mayora de las impresoras lser son monocromo, impresoras lser


color estn empezando a ser ms comunes, por lo que algunos explicacin de
impresin en color (tambin aplicable a las impresoras de inyeccin de tinta y otros)
es quizs til en este caso. Como se pueden imaginar, no es trivial. Las imgenes en
color se pueden ver en una de dos maneras: la luz transmitida y luz reflejada. -luz
de transmisin de imgenes, tales como los producidos en los monitores, estn
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 125

construido a partir de la superposicin lineal de los tres colores primarios aditivos,


que son de color rojo, verde y azul.
Por el contrario, reflejan luz imgenes, tales como fotografas en color e
imgenes en las revistas de moda, absorben ciertas longitudes de onda de la luz y
reflejan el resto. Estos se construyen a partir de una superposicin lineal de los tres
colores primarios sustractivos, cian (absorbe todo rojo), magenta (absorbe todo
verde) y amarillo (absorbe todo azul). En teora, cada color puede ser producido
mediante la mezcla, y la tinta magenta cian, amarillo. En la prctica es difcil
conseguir las tintas lo suficientemente puros para absorber toda la luz y producir un
verdadero negro. Por esta razn, casi todos los sistemas de impresin de color
utilizan cuatro tintas: cian, magenta, amarillo y negro. Estos sistemas se denominan
impresoras CMYK. La K se atribuye a veces a negro pero realmente significa la
placa de llave con la que las placas de color se alinean en las prensas de impresin
de cuatro colores convencionales. Monitores, por el contrario, el uso del sistema
RGB para los colores pro-ducing luz y transmiten.
El conjunto completo de colores que una pantalla o impresora puede producir se
llama su gama. No hay ningn dispositivo tiene una gama que coincide con el mundo
real, ya que normalmente cada color viene en 256 intensidades, dando slo
16.777.216 colores discretos. Imperfec-ciones en la tecnologa reducen el total de
ms, y los restantes no son al-maneras uniformemente espaciados sobre el espectro
de color. Por otra parte, la percepcin del color tiene mucho que ver con cmo los
bastones y conos en la retina humana de trabajo, y no slo la fsica de la luz.
Como consecuencia de las observaciones anteriores, una imagen en color que se
ve bien en la pantalla convertir a uno impresa idntica est lejos de ser trivial. Entre
los problemas que se encuentran
1. Los monitores de color utilizan luz transmitida; impresoras de color
utilizan la luz reflejada.
2. 256 monitores tienen intensidades por color; impresoras de color deben de
medios tonos.
3. Los monitores tienen un fondo oscuro; papel tiene un fondo claro.
4. La gama RGB de un monitor y la gama CMYK de una impresora son
diferentes.

El conseguir imgenes en color impresas para que coincida con la vida real (o
incluso para que coincida con las imgenes de pantalla) de calibracin de
dispositivos de hardware vuelve a manos de papel, un sofisticado software para la
construccin y el uso de perfiles International Color Consortium, y una considerable
experiencia por parte del usuario.

Impresoras de inyeccin de tinta


Para la impresin domstica de bajo coste, las impresoras de inyeccin de tinta
son un favorito. El cabezal de impresin mvil, que contiene los cartuchos de tinta,
se barre horizontalmente a travs del papel por una correa, mientras que la tinta se
pulveriza desde diminutas boquillas. Las gotitas de tinta tienen un volumen de
aproximadamente 1 picolitros, de manera que 100 millones de ellos cabe en una sola
gota de agua.
126 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

impresoras de inyeccin de tinta vienen en dos variedades: piezoelctrico


(utilizado por Epson) y Ther-mal (utilizado por Canon, HP y Lexmark). Las
impresoras de inyeccin de tinta piezoelctricos tienen un tipo especial de cristal al
lado de la cmara de tinta. Cuando se aplica un voltaje al cristal, se deforma
ligeramente, obligando a una gotita de tinta fuera de la boquilla. Cuanto mayor sea
la tensin, mayor es la gota, permitiendo que el software para controlar el tamao
de las gotas.
impresoras de inyeccin de tinta trmica (tambin llamadas impresoras
BubbleJet) contienen una pequea resistencia en el interior de cada boquilla. Cuando
se aplica un voltaje a la resistencia, se calienta extremadamente rpido, elevando al
instante la temperatura de la tinta tocarlo al punto de ebullicin hasta que la tinta se
vaporiza para formar una burbuja de gas. La burbuja de gas ocupa ms volumen que
la tinta que lo cre, produciendo presin en la boquilla. El nico lugar la tinta puede
ir es a la parte frontal de la boquilla sobre el papel. La boquilla se enfra a
continuacin y el vaco resultante chupa en otra gotita de tinta desde el depsito de
tinta. La velocidad de la impresora est limitada por la rapidez con la / ciclo de
enfriamiento ebullicin se puede repetir. Las gotas son todas del mismo tamao,
pero ms pequeo que lo que usan las impresoras piezoelctricas.
impresoras de inyeccin de tinta tienen tpicamente resoluciones de al menos
1.200 dpi (puntos por pulgada) y en el extremo superior, 4.800 dpi. Son baratos,
tranquilo, y tienen buena calidad, al-aunque tambin son lentos, y el uso de cartuchos
de tinta caros. Cuando la mejor de las impresoras de inyeccin de tinta de alta calidad
se utiliza para imprimir una fotografa de alta resolucin en papel fotogrfico
profesional con un recubrimiento especial, los resultados son indistinguibles de con-
vencional fotografa, incluso hasta 8 grabados 10 pulgadas.
Para obtener los mejores resultados, la tinta y el papel especial debe ser
utilizado. Existen dos tipos de tinta. tintas basadas en colorantes consisten en tintes
coloreados disueltos en un vehculo fluido. Ellos dan colores brillantes y fluyen
fcilmente. Su principal desventaja es que se desvanecen cuando se exponen a la luz
ultravioleta, como la contenida en la luz solar. tintas a base de pigmento contienen
partculas slidas de pigmento suspendido en un vehculo lquido que se evapora de
la papel, dejando el pigmento atrs. Estas tintas no se desvanecen con el tiempo,
pero no son tan brillantes como las tintas basadas en colorantes y las partculas de
pigmento tienen una tendencia a obstruir las boquillas, lo que requiere una limpieza
peridica. Se requiere papel estucado o satinado para imprimir fotografas
correctamente. Estos tipos de papel han sido especialmente des-firmado para
mantener las gotas de tinta y no dejar que las tendieron.

Impresoras de especialidad

Mientras que las impresoras lser e inkjet dominan los mercados de impresin
domsticos y de oficina, otros tipos de impresoras se utilizan en otras situaciones
que tienen otros requisitos en trminos de calidad del color, el precio y otras
caractersticas.
Una variante de la impresora de inyeccin de tinta es la impresora de tinta slida.
Este tipo de impresora ac-conceptos cuatro bloques slidos de una tinta de cera
especial que luego se funden en depsitos de tinta calientes. los tiempos de inicio de
estas impresoras pueden ser tanto como 10 minutos, mientras que los bloques de
tinta estn derritiendo. La tinta caliente se pulveriza sobre el papel, donde se
solidifica y se fusiona con el papel forzndola entre dos rodillos duros. De una
manera, que combina la idea de la pulverizacin de tinta de impresoras de inyeccin
de tinta y la idea de la fusin de la tinta sobre el papel con los rodillos de caucho
duro de impresoras lser.
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 127
Otra impresora es la impresora de cera. Tiene una cinta ancha de la cera de
cuatro colores que est segmentada en bandas del tamao de la pgina. Miles de
elementos de calentamiento derretir la cera como el papel se mueve debajo de ella.
La cera se funde a la de papel en forma de pxeles utilizando el sistema CMYK.
impresoras de cera sola ser la principal tecnologa de impresin a color, pero estn
siendo sustituidos por los otros tipos con los consumibles ms baratos.
An otro tipo de impresora a color es la impresora de sublimacin de tinta.
Aunque tiene matices freudianos, la sublimacin es el nombre cientfico de un
cambio slido en un gas sin pasar por el estado lquido. El hielo seco (dixido de
carbono congelado) es un material bien conocido que sublima. En una impresora de
sublimacin de tinta, un soporte que contiene los colorantes CMYK pasa por encima
de una cabeza de impresin trmica que contiene miles de elementos de
calentamiento programables. Los colorantes se vaporizan instantneamente y
absorbidos por un papel especial por cerca. Cada elemento de calentamiento puede
producir 256 diferentes TEM-peraturas. Cuanto mayor sea la temperatura, ms tinte
que se deposita y ms intenso ser el color. A diferencia de todas las dems
impresoras de color, los colores casi continuas son posibles para cada pxel, por lo
que no se necesita de medios tonos. impresoras pequeas instantneas a menudo
usan el proceso de sublimacin de tinta para producir imgenes fotogrficas de gran
realismo en un papel especial (y caro).
Por ltimo, llegamos a la impresora trmica, que contiene un pequeo cabezal
de impresin con un nmero de pequeas agujas que pueden calentarse en l.
Cuando una corriente elctrica-pas sed travs de una aguja, que hace mucho calor
muy rpido. Cuando un papel termosensible especial se tira por delante del cabezal
de impresin, puntos se hacen en el papel cuando las agujas estn calientes. En
efecto, una impresora trmica es como las viejas impresoras de matriz cuyos
pasadores presionada contra una cinta de mquina de escribir para hacer puntos en
el papel detrs de la cinta. Las impresoras trmicas se utilizan ampliamente para
imprimir recibos en las tiendas, cajeros automticos, las estaciones de servicio
automatizadas, etc.

2.4.6 Equipos de Telecomunicaciones

La mayora de los ordenadores de hoy en da estn conectados a una red


informtica, a menudo el In-ternet. El logro de este acceso requiere un equipo
especial. En esta seccin vamos a ver cmo funciona este equipo.

mdems

Con el crecimiento del uso del ordenador en los ltimos aos, es comn que una
computadora a necesita comunicarse con otro equipo. Por ejemplo, muchos de PEO-
plo tienen computadoras personales en el hogar que utilizan para comunicarse con
el ordenador en el trabajo, con un proveedor de servicios de Internet, o con un banco
en casa sys-tem. En muchos casos, la lnea telefnica proporciona la comunicacin
fsica.
Sin embargo, una lnea telefnica en bruto (o cable) no es adecuado para la
transmisin de seales com-puter, que generalmente representan un 0 como 0 voltios
y un 1 como de 3 a 5 voltios como se muestra en la Fig. 2-38 (a). seales de dos
niveles sufren una distorsin considerable cuando mitted-trans por una lnea
telefnica de voz de grado, lo que conduce a errores de transmisin. UN
128 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

seal de onda sinusoidal pura a una frecuencia de 1000 a 2000 Hz, llamado un
portador, puede transmitirse con relativamente poca distorsin, sin embargo, y este
hecho se explota como la base de la mayora de los sistemas de telecomunicaciones.

Hora
0 1 0 0 1 0 1 1 0 0 0 1 0 0
V2
(un
voltaje

) V1
Alto Bajo
amplitud amplitud

(segundo)
Alto
Bajo
frecuencia frecuencia

(do)

(re)

Cambio de fase

Figura 2-38. Transmisin del nmero binario 01001011000100 travs de una lnea
de telfono de tele-bits a poco. (A) de la seal de dos niveles. (B) modulacin de
amplitud. modulacin (c) fre-cuencia. (D) de modulacin de fase.

Debido a las pulsaciones de una onda sinusoidal son completamente predecibles,


una onda sinusoidal pura transmite ninguna informacin en absoluto. Sin embargo,
mediante la variacin de la amplitud, frequen-cy, o fase, una secuencia de 1s y 0s
pueden ser transmitidos, como se muestra en la Fig. 2-38. Este proceso se conoce
como modulacin y el dispositivo que lo hace se llama un mdem, lo que significa
MOdulador demodulador. En la modulacin de amplitud [ver Fig. 2-38 (b)], se
utilizan dos niveles de voltaje diferentes, para 0 y 1, respectivamente. Una persona
que est escuchando a los datos digitales transmitidos a una velocidad de datos muy
baja sera or un fuerte ruido para un 1 y sin ruido para un 0.
En la modulacin de frecuencia [ver Fig. 2-38 (c)], el nivel de voltaje es
constante, sino que la frecuencia portadora es diferente para 1 y 0. Una persona que
escucha a datos digitales MOD-ulados frecuencia sera escuchar dos tonos, que
corresponde a 0 y 1. La modulacin de frecuencia a menudo se denomina como
modulacin por desplazamiento de frecuencia.
En la modulacin de fase sencilla [ver Fig. 2-38 (d)], la amplitud y la frecuencia
no cambia, pero la fase de la portadora se invierte 180 grados cuando el conmutador
de datos de 0 a 1 o 1 a 0. En los sistemas modulados en fase ms sofisticados, al
comienzo de cada intervalo de tiempo indivisible, la fase de la portadora se desplaza
bruscamente
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 129
por 45, 135, 225, o 315 grados, para permitir que 2 bits por intervalo de tiempo,
llamado dibit codificacin de fase. Por ejemplo, un desplazamiento de fase de 45
grados podra representar 00, un desplazamiento de fase de 135 grados podra
representar 01, y as sucesivamente. Tambin existen esquemas para la transmisin
de 3 o ms bits por intervalo de tiempo. El nmero de intervalos de tiempo (es decir,
el nmero de posibles cambios de seal por segundo) es la velocidad de transmisin.
Con 2 o ms bits por intervalo de tiempo, la tasa de bits ser superior a la velocidad
de transmisin. Muchas personas confunden estos dos trminos. Una vez ms: la
velocidad de transmisin es el nmero de veces que los cambios de seal por
segundo, mientras que la tasa de bits es el nmero de bits transmitidos por segundo.
La velocidad de bits es generalmente un mltiplo de la velocidad de transmisin,
pero en teora puede ser inferior.
Si los datos a transmitir se componen de una serie de caracteres de 8 bits, sera
deseable disponer de una conexin capaz de transmitir 8 bits simultneamente, es
decir, ocho pares de cables. Debido a las lneas telefnicas de grado de voz
proporcionan slo un canal, los bits se deben enviar en serie, una tras otra (o en
grupos de dos, si se est utilizando dibit codificacin). El dispositivo que acepta
caracteres desde un ordenador en la forma de seales de dos niveles, 1 bit a la vez,
y transmite los bits en grupos de 1 o 2, en amplitud, en o forma en frecuencia,
modulada en fase, es el mdem . Para marcar el inicio y el final de cada carcter, un
carcter de 8 bits enviada normalmente precedido por un bit de inicio y seguido por
un bit de parada, por lo que 10 bits en total.
El mdem transmisor enva los bits individuales dentro de un carcter a
intervalos de tiempo espaciados regu-larmente. Por ejemplo, 9600 baudios implica
cambio de una seal de cada 104segundo. Un segundo mdem en el extremo
receptor se utiliza para convertir un portador modu-lated a un nmero binario.
Debido a que los bits llegan al receptor a intervalos espaciados regularmente, una
vez que el mdem de recepcin ha determinado el inicio de la carac-ter, su reloj dice
que cuando a la muestra de la lnea para leer los bits entrantes.
mdems modernos funcionan a 56 kbps, por lo general a velocidades de
transmisin mucho ms bajos. Ellos usan una combinacin de tcnicas para enviar
mltiples bits por baudio, la modulacin de la ampli-tud, frecuencia y fase. Todos
son dplex completo, lo que significa que pueden transmitir en ambas direcciones
al mismo tiempo (en diferentes frecuencias). Mdems o lneas de transmisin que
pueden transmitir en una sola direccin en un momento (como un ferrocarril de va
nica que puede manejar trenes hacia el norte o hacia el sur trenes, pero no al mismo
tiempo) se llaman medio-duplex. Lneas que pueden transmitir en una sola direccin
son simplex.

Lneas de abonado digital

Cuando la industria telefnica finalmente lleg a 56 kbps, que dio unas


palmaditas en s en la espalda por un trabajo bien hecho. Mientras tanto, la industria
de la televisin por cable estaba ofreciendo velocidades de hasta 10 Mbps en los
cables compartidos, y las compaas de satlite se planea ofrecer al alza de 50 Mbps.
Dado que el acceso a Internet se convirti en una parte cada vez ms importante de
su bus Iness, las empresas de telecomunicaciones (compaas telefnicas) se dieron
cuenta de que necesitaban un producto ms com-competitiva que las lneas de acceso
telefnico. Su respuesta fue empezar a ofrecer un nuevo servicio de acceso digital a
Internet. Los servicios con ms ancho de banda que el servicio telefnico estndar a
veces son llamados de banda ancha, aunque el trmino es en realidad ms de un
concepto de marketing que otra cosa. Desde una perspectiva tcnica muy estrecha,
130 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

banda ancha significa que hay mltiples canales de sealizacin de banda base
mientras que significa que slo hay una. Por lo tanto, en teora, Ethernet de 10
gigabits, que es mucho ms rpido que cualquier telfono de la empresa
proporcionado por 'banda ancha '' servicio', no es la banda ancha en absoluto, ya que
slo tiene un canal de sealizacin.
Inicialmente, haba muchas ofertas superpuestas, todo ello bajo el nombre
general de xDSL (Digital Subscriber Line), por varias x. A continuacin vamos a
discutir lo que se ha convertido en el ms popular de estos servicios, ADSL (DSL
asimtrica). ADSL an est en desarrollo y no todas las normas estn en su lugar,
por lo que algunos de los de-colas que figuran a continuacin puede cambiar en el
tiempo, pero la imagen bsica debe seguir siendo vlida. Para ms informacin sobre
ADSL, ver Summers (1999) y Vetter et al. (2000).
La razn de que los mdems son tan lento es que los telfonos se inventaron
para llevar-ing la voz humana y todo el sistema ha sido cuidadosamente optimizado
para este fin. Los datos han sido siempre hijastros. El cable, llamado bucle local, de
cada abonado a la oficina de la compaa telefnica ha sido tradicionalmente lim-
ited hasta alrededor de 3000 Hz por un filtro en la oficina de la compaa de
telecomunicaciones. Es este filtro que limita la velocidad de datos. El ancho de
banda real del bucle local depende de su longitud, pero para distancias Typ-ical de
unos pocos kilmetros, 1,1 MHz es factible.
El enfoque ms comn de ofrecer ADSL se ilustra en la Fig. 2-39. En efecto, lo
que hace es quitar el filtro y dividir el espectro disponible 1.1 MHz en el bucle local
en 256 canales independientes de 4312,5 Hz cada uno. El canal 0 se utiliza para
POTS (Plain Old Telephone Service). Canales 1-5 no se utilizan, para mantener la
seal de voz y seales de datos de interferir entre s. De la re-maining 250 canales,
uno se utiliza para el control de aguas arriba y uno para el control de aguas abajo. El
resto estn disponibles para datos de usuario. ADSL es como tener 250 mdems.
256 canales 4 kHz
Poder

0 25 1100 kHz
Voz Ro arriba Ro abajo

Figura 2-39. Operacin de ADSL.

En principio, cada uno de los canales restantes pueden utilizarse para un flujo
de datos de dplex completo, pero armnicos, diafona, y otros efectos mantener los
sistemas prcticos muy por debajo del lmite terico. Corresponde al proveedor para
determinar cmo se utilizan muchos Chan-Nels de aguas arriba y aguas abajo de
cuntos. Un 50-50 mezcla de aguas arriba y aguas abajo es tcnicamente posible,
pero la mayora de los proveedores de asignar algo as como el 80% y el 90% del
ancho de banda para el canal descendente desde la mayora de los usuarios descargar
ms datos de los que suben. Esta opcin da lugar a la '' A '' en ADSL. Una fraccin
comn es de 32 canales para aguas arriba y el resto de aguas abajo.
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 131

Dentro de cada canal de la calidad de la lnea es controlada constantemente y la


velocidad de datos ajustada continuamente a medida que se necesita, por diferentes
canales puede tener diferentes velocidades de datos. Los datos reales se envan
usando una combinacin de amplitud y de fase modu-lacin con hasta 15 bits por
baudio. Con, por ejemplo, 224 canales descendentes y 15 bits / baudios a 4000
baudios, el ancho de banda aguas abajo es 13,44 Mbps. En prc-tica, la relacin
seal-ruido nunca es lo suficientemente bueno para lograr este ritmo, pero 4-8 Mbps
disponible en cortas carreras en circuitos de alta calidad.
Una disposicin tpica ADSL se muestra en la Fig. 2-40. En este esquema, el
usuario o un tcnico de la compaa telefnica debe instalar un NID (Interfaz de red
De-vice) en las instalaciones del cliente. Esta pequea caja de plstico marca el fin
de la propiedad de la compaa de tele-telfono y el comienzo de la propiedad del
cliente. Cerca de la NID (o, a veces combinada con l) es un divisor, un filtro
analgico que separa la banda de 0-4000 Hz utilizado por POTS de los datos. La
seal POTS se encamina a la mquina de telfono o fax existente, y la seal de datos
se encaminan a un mdem ADSL. El mdem ADSL es en realidad un procesador
de seal digital que ha sido establecido para actuar como 250 mdems que funcionan
en paralelo a diferentes frecuencias. Como la mayora de los mdems ADSL
actuales son externa, el equipo debe estar conectado a ella a alta velocidad. Por lo
general, esto se hace poniendo una tarjeta Ethernet en el ordenador y oper-Ating un
tiempo muy corto Ethernet de dos nodos que contiene slo el mdem del ordenador
y ADSL. (Ethernet es un estndar de red de rea local popular y barata.) De vez en
cuando el puerto USB se utiliza en lugar de Ethernet. En el futuro, tarjetas de mdem
ADSL internos, sin duda, a estar disponibles.

Voz
cambiar Telfono

codec

Disidente Telfono Disidente


lnea
NID

Computadora
DSLAM

ADSL Ethernet
mdem
para ISP
las instalaciones del
Telfono de la oficina finales empresa cliente

Figura 2-40. Una configuracin de equipo ADSL tpico.


En el otro extremo del cable, en el lado de telecomunicaciones, un divisor
correspondiente est en-estancado. Aqu la parte de voz de la seal se filtra y se
enva a la normal
132 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

conmutador de voz. La seal por encima de 26 kHz se encamina a un nuevo


tipo de dispositivo llamado
DSLAM (Digital Subscriber Line multiplexor de acceso), que contiene el mismo
tipo de procesador de seal digital como el mdem ADSL. Una vez que la seal
digital se ha recuperado en un flujo de bits, los paquetes se forman y se enviaron a
la ISP.

Internet por cable

Muchas empresas de televisin por cable ya ofrecen acceso a Internet a travs


de sus cables. Dado que la tecnologa es muy diferente de ADSL, es digno de mirar
brevemente. El operador de cable en cada ciudad tiene una oficina principal y un
gran nmero de cajas llenas de productos electrnicos, llamadas cabeceras,
extendido por todo su territorio. Las estaciones son con-conectados a los cables de
la oficina principal de gran ancho de banda o de fibra ptica.
Cada cabecera tiene uno o ms cables que van desde lo pasado cientos de
hogares y oficinas. Cada cliente de cable golpecitos sobre el cable a medida que pasa
las instalaciones del cliente. Por lo tanto cientos de usuarios comparten el mismo
cable a la cabecera. Por lo general, el cable tiene un ancho de banda de alrededor de
750 MHz. Este sistema es radicalmente diferente de ADSL, ya que cada usuario de
telfono tiene (es decir, no se comparte) alambre de una empresa privada a la oficina
de la compaa de telecomunicaciones. Sin embargo, en la prctica, tener su propio
canal de 1,1 MHz a una oficina de la compaa de telecomunicaciones no es tan
diferente que compartir un pedazo de 200 MHz de espectro cable a la cabecera con
400 usuarios, la mitad de los cuales no lo estn utilizando en cualquier instante. Lo
que significa, sin embargo, que un usuario de Internet por cable obtendr un servicio
mucho mejor a las 4UN.METRO. que en 4PAG.METRO, Mientras que el servicio ADSL
es constante durante todo el da. Las personas decididos a conseguir-ting internet
ptimo de servicio de cable podra considerar la posibilidad de trasladarse a un
barrio rico (casas alejadas por lo menos clientes por cable) o un barrio pobre (nadie
puede permitirse el lujo de servicios de Internet).
Puesto que el cable es un medio compartido, determinar quin puede enviar
cundo y con qu frecuencia es un gran problema. Para ver cmo funciona, tenemos
que describir brevemente cmo funciona la televisin por cable. canales de
televisin por cable en Amrica del Norte normalmente ocupan la regin de 54 a
550 MHz (a excepcin de la radio de FM de 88 a 108 MHz). Estos canales son de 6
MHz de ancho, incluyendo bandas de guarda para prevenir la fuga de seal entre los
canales. En Europa el extremo inferior es generalmente de 65 MHz y los canales son
de 6-8 MHz de ancho para la resolucin ms alta requerida por PAL y SECAM, pero
por lo dems el esquema de al-ubicacin es similar. La parte baja de la banda no se
utiliza para la transmisin de televisin.
Al introducir a Internet a travs de cable, las compaas de cable tenan que
resolver dos problemas:
1. Cmo agregar el acceso a Internet sin interferir con los programas de
televisin.
2. Cmo tener dos vas de trfico cuando los amplificadores son
inherentemente una forma.

Las soluciones elegidas son como sigue. cables modernos tienen un ancho de banda
de al menos 550 MHz, a menudo tanto como 750 MHz o ms. El aguas arriba (es
decir, el usuario a la cabeza-end) canales van en la banda de 5-42 MHz (pero
ligeramente superior en Europa) y la
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 133

aguas abajo (es decir, la cabecera para el usuario) de trfico utiliza las frecuencias
en el extremo superior, como lustrated-il en la Fig. 2-41.
5 42 54 88
0 108 550 750 MHz
arriba
datos
Ro

TV FM televisin datos en sentido


descendente
frecuencias
Ro arriba

frecuencias descendentes

Figura 2-41. asignacin de frecuencias en un sistema de televisin por cable


tpico utilizado para acceder a Internet.

Tenga en cuenta que puesto que las seales de televisin son todos de aguas
abajo, es posible utilizar amplificadores de aguas arriba que funcionan slo en la
regin de 5-42 MHz y los amplificadores de corriente abajo que slo funcionan a 54
MHz y hacia arriba, como se muestra en la figura. De este modo, se obtiene una
asimetra en los anchos de banda ascendente y descendente debido a un mayor
espectro est disponible por encima de la televisin que por debajo de ella. Por otro
lado, la mayor parte del trfico es probable que sea aguas abajo, por lo que los
operadores de cable no estn contentos con este hecho de la vida. Como hemos visto
anteriormente, las compaas telefnicas por lo general ofrecen un servicio DSL
asimtrica, a pesar de que no tienen ninguna razn tcnica para hacerlo.
acceso a Internet requiere un mdem de cable, un dispositivo que tiene dos
interfaces en l: una para el equipo y uno a la red de cable. La interfaz de ordenador
a cable mdem es sencillo. Normalmente es Ethernet, al igual que con ADSL. En el
fu-tura, todo el mdem podra ser una pequea tarjeta se conecta a la computadora,
al igual que con los viejos mdems telefnicos.
El otro extremo es ms complicado. Una gran parte del estndar de cable se
ocupa de la ingeniera de radio, un tema mucho ms all del alcance de este libro.
La nica parte vale la pena mencionar aqu es que los mdems de cable, como
mdems ADSL, son siempre encendido. Ellos hacen una conexin cuando se
encienden y mantener esa conexin, siempre y cuando se encienden porque los
operadores de cable no cobran por tiempo de conexin.
Para entender mejor cmo funcionan, vamos a ver lo que sucede cuando un
mdem de cable est enchufado y encendido. El mdem explora los canales aguas
abajo en busca de un paquete especial de poner peridicamente a cabo por el sistema
de cabecera para proporcionar parmetros del sistema para mdems que acaban de
entrar en lnea. Al encontrar este paquete, el nuevo mdem anuncia su presencia
sobre uno de los canales en sentido ascendente. La cabecera responde asignando el
mdem a sus canales ascendente y descendente. Estas asignaciones se pueden
cambiar ms adelante si la cabecera considera necesario Bal-Ance la carga.
El mdem determina entonces su distancia desde la cabecera mediante el envo
de un paquete de SPE-cial y ver cunto tiempo se tarda en llegar la respuesta. Este
proceso se llama
134 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

que van. Es importante para el mdem para conocer su distancia para dar cabida a
la forma en que los canales ascendentes y operan para obtener el derecho de
distribucin. Los canales estn divididos en el tiempo en minirranuras. Cada paquete
aguas arriba debe caber en una o ms minirranuras con-consecutivos. La cabecera
anuncia el inicio de una nueva ronda de minirranuras peridicamente, pero el disparo
de salida no se escucha en todos los mdems simultneamente debido al tiempo de
propagacin por el cable. Al saber hasta qu punto es desde la cabecera, cada mdem
puede calcular cunto tiempo hace que la primera minirranura realmente comenz.
longitud Minislot depende de la red. Una carga til tpica es de 8 bytes.
Durante la inicializacin, la cabecera tambin asigna a cada mdem a un
minirranura utilizar para solicitar ancho de banda ascendente. Como regla general,
varios mdems sern asignados al mismo minirranura, lo que conduce a la
afirmacin. Cuando un equipo quiere enviar un paquete, se transfiere el paquete al
mdem, que a su vez solicita el nmero necesario de minirranuras para ello. Si la
solicitud es aceptada, la cabecera pone Reconoc-acuse en el canal descendente
contando el mdem, que minirranuras se han reservado para su paquete. se enva
entonces el paquete, a partir de la minirranura allo-cado a ella. paquetes adicionales
pueden ser solicitados usando un campo en la cabecera.
Por otro lado, si existe una pugna por la solicitud minirranura, no habr
reconocimiento y el mdem slo espera un tiempo aleatorio y vuelve a intentarlo.
Despus de cada fracaso sucesivo, el momento de la aleatorizacin se duplica para
extender la carga cuando hay mucho trfico.
Los canales de aguas abajo son gestionados de forma diferente a partir de los
canales en sentido ascendente. Por un lado, slo hay un emisor (la cabecera), de
modo que no hay aire-tention y sin necesidad de minirranuras, que es en realidad
slo por divisin de tiempo multiplexacin estadstica. Por otro lado, el trfico de
aguas abajo es por lo general mucho mayor que aguas arriba, por lo que se utiliza un
tamao de paquete fijo de 204 bytes. Parte de que es un cdigo de correccin de
errores Reed-Solomon y algunos otros gastos generales, dejando una carga til de
usuario de 184 bytes. Estos nmeros fueron elegidos para la compatibilidad con la
televisin digital utilizando MPEG-2, por lo que los canales de TV y datos de
corriente abajo se formatean de la misma manera. Lgicamente, las conexiones son
como se representan en la Fig. 2-42.
Volviendo a la inicializacin del mdem, una vez que el mdem ha completado
van y conseguido su canal aguas arriba, aguas abajo del canal y las asignaciones
MINISLOT, es libre para iniciar el envo de paquetes. Estos paquetes van a la
cabecera, lo que les transmite sobre un canal dedicado a la oficina principal de la
compaa de cable y luego al ISP (que puede ser la compaa de cable en s). El
primer paquete es uno a la re-questing una direccin ISP red (tcnicamente, una
direccin IP), que es dinmicamente as-firmado. Asimismo, solicita y obtiene un
tiempo preciso del da.
El siguiente paso consiste en la seguridad. Dado que el cable es un medio
compartido, cualquier persona que quiera ir a la molestia de hacerlo puede leer todo
el trfico comprimir ms all de l. Para pre-vent todo el mundo de espiar a sus
vecinos (literalmente), todo el trfico se cifra en ambas direcciones. Parte del
procedimiento de inicializacin consiste en establecer claves en-Cryption. En un
principio se podra pensar que el tener dos extraos, la cabecera y el mdem,
establecer una clave secreta en plena luz del da con miles de personas que ven sera
imposible de lograr. Resulta que no es, pero la tcnica
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 135

Figura 2-42.detalles tpicos de los canales ascendente y descendente en


Norteamrica. QAM-64 (Modulacin de Amplitud en Cuadratura) permite 6 bits /
Hz, pero funciona slo a altas frecuencias. QPSK (cuadratura Phase Shift Keying)
funciona en las frecuencias bajas, pero permite slo 2 bits / Hz.

utilizado (el algoritmo de Diffie-Hellman) est ms all del alcance de este libro.
Ver Kauf-man et al. (2002) para una discusin de la misma.
Por ltimo, el mdem tiene que iniciar la sesin y proporcionar su identificador
nico sobre el canal seguro. En este punto se complete la inicializacin. Ahora el
usuario puede iniciar sesin en el ISP y ponerse a trabajar.
Hay mucho ms que decir acerca de los mdems de cable. Algunas referencias
son relevantes Adams y Dulchinos (2001), Donaldson y Jones (2001), y Dutta-Roy
(2001).

Cmaras Digitales 2.4.7

Un uso cada vez ms popular de los ordenadores es para la fotografa digital,


por lo que las cmaras digitales de un tipo de perifricos de ordenador. Veamos
brevemente cmo funciona. Todas las cmaras tienen una lente que forma una
imagen del sujeto en la parte posterior de la leva de la poca. En una cmara
convencional, la parte posterior de la cmara est revestido con pelcula, en la que
se forma una imagen latente cuando la luz incide sobre ella. La imagen latente se
puede hacer visi-ble por la accin de ciertas sustancias qumicas en el revelador de
la pelcula. Una cmara digital funciona de la misma manera, excepto que la pelcula
se sustituye por una matriz rectangular de los CCD (dispositivos de carga acoplada)
que son sensibles a la luz. (Algunos leva pocas digitales utilizan CMOS, pero
vamos a concentrarnos en los CCD ms comunes aqu.)
Cuando la luz incide sobre un CCD, adquiere una carga elctrica. Cuanta ms
luz, ms carga. La carga se puede leer mediante un convertidor de analgico a digital
como un nmero entero de 0 a 255 (en las cmaras de gama baja) o de 0 a 4.095 (en
las cmaras de lente nica-reflex digitales). La disposicin bsica se muestra en la
Fig. 2-43.
Cada CCD produce un solo valor, independientemente del color de la luz que
incide sobre l. Para formar imgenes en color, los CCD se organizan en grupos de
cuatro elementos. Un filtro de Bayer se coloca en la parte superior del CCD para
permitir slo la luz roja para golpear uno de los cuatro sensores CCD en cada grupo,
la luz azul para atacar otra, y la luz verde a la huelga
136 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

rgrg Un pxel est formado


para cuatro sensores
GBGB CCD,
rgrg
uno rojo, uno azul,
GBGB
y dos verdes

Lente Diafragma

UPC

RAM

Memoria flash
CCD

Cmara digital

La figura 2-43. Una cmara digital.

los otros dos. Dos verdes se utilizan porque el uso de cuatro sensores CCD para
representar un pxel es mucho ms conveniente que usar tres, y el ojo es ms sensible
a la luz verde que a la luz roja o azul. Cuando un fabricante de cmaras digitales
reclama una cmara ha, digamos, 6 millones de pxeles, que est mintiendo. La
cmara tiene 6 millones de CCDs, que juntos forman 1,5 millones de pxeles. La
imagen se lee como una matriz de 2828 2121 pxeles (en las cmaras de gama baja)
o 3000 veces 2000 pxeles (en las SLR digitales), pero los pxeles adicionales son
producidos por la interpolacin por software dentro de la cmara.

Cuando se presiona el disparador de la cmara, el software en las formas por la


cmara tres tareas: ajustar el enfoque, la determinacin de la exposicin, y realizar
el balance de blancos. El enfoque automtico funciona mediante el anlisis de la
informacin de alta frecuencia en la imagen y luego mover el objetivo hasta que se
maximiza, para dar ms detalles. La exposicin se determina mediante la medicin
de la luz que cae sobre los CCDs y luego ajustando el diafragma del objetivo y la
exposicin tiempo para tener la cada de intensidad de luz en el medio de la gama
de los CCD. Ajuste del balance de blancos tiene que ver con measur-cin del
espectro de la luz incidente para realizar correcciones de color necesarios en el post-
procesamiento.
A continuacin, la imagen se lee el CCD y se almacena como una matriz de
pxeles en la memoria RAM interna de la cmara. Rflex digitales de gama alta
utilizados por los reporteros grficos pueden disparar ocho marcos de alta resolucin
por segundo durante 5 segundos, y necesitan alrededor de 1 GB de RAM en-terno
para almacenar las imgenes antes de procesar y almacenar de forma permanente.
cmaras de gama baja tienen menos memoria RAM, pero an un poco.
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 137

En la fase posterior a la captura, el software de la cmara aplica la correccin de


color de balance de blancos para compensar rojiza o azulada luz (por ejemplo, de un
sujeto en la sombra o el uso de un flash). A continuacin, se aplica un algoritmo para
hacer la reduccin de ruido y otro para compensar los CCD defectuosos. Despus
de eso, se intenta enfocar la imagen (a menos que esta funcin se ha desactivado)
mediante la bsqueda de bordes y aumentar el gradiente de intensidad alrededor de
ellos.
Finalmente, la imagen se puede comprimir para reducir la cantidad de
almacenamiento re-quired. Un formato comn es JPEG (Joint Photographic Experts
Group), en el que una de Fourier espacial de dos dimensiones transformacin se
aplica y algunos de los componentes de alta frecuencia omiten. El resultado de esta
transformacin es que la imagen requiere menos bits para almacenar, pero se pierde
el detalle fino.
Cuando se haya completado todo el procesamiento en la cmara, la imagen se
graba en el medio de almacenamiento, por lo general una memoria flash o
Microdrive. El post-procesamiento y la escritura pueden llevar varios segundos por
imagen.
Cuando el usuario llega a casa, la cmara se puede conectar a un ordenador, por
lo general mediante un cable USB o propietaria. Las imgenes se transfieren de la
leva de la poca en el disco duro del ordenador. El uso de un software especial, como
Adobe Photoshop, el usuario puede recortar la imagen, ajustar el brillo, contraste y
balance de color, nitidez, blur, o eliminar partes de la imagen, y aplicar numerosos
filtros. Cuando el usuario est satisfecho con el resultado, los archivos de imgenes
se pueden imprimir en una impresora a color, subidos a travs de Internet a un sitio
web para compartir fotos o de acabado fotogrfico, o escribirse en un CD-ROM o
DVD para almacenamiento de archivos.
La cantidad de potencia de clculo, la memoria RAM, espacio en disco, y el
software en una cmara rflex digital es alucinante. No slo el equipo tiene que hacer
todas las cosas mencionadas anteriormente, sino que tambin tiene que comunicarse
con la CPU en la lente y la CPU en el flash, actualizar la imagen en la pantalla LCD,
y gestionar todos los botones, ruedas, luces , displays, y artefactos de la cmara en
tiempo real. Se trata de un sistema embebido muy potente, a menudo rivaliza con un
ordenador de sobremesa de slo unos pocos aos antes.

2.4.8 Cdigos de caracteres

Cada equipo tiene un conjunto de caracteres que utiliza. Como mnimo, este
conjunto incluye las 26 letras maysculas, las 26 letras minsculas, los dgitos de 0
a 9, y un conjunto de smbolos especiales, tales como espacio, perodo, signo menos,
coma, y el retorno del coche-matri-.
Con el fin de transferir estos caracteres en el equipo, cada uno se le asigna un
nmero: por ejemplo, a = 1, b = 2, ..., z = 26, + = 27, -= 28. El mapeo de caracteres
en nmeros enteros se llama un cdigo de caracteres. Es esencial que los
ordenadores comuni-Cating utilizan el mismo cdigo o no van a ser capaces de
entender un an-otra. Por esta razn, se han desarrollado normas. A continuacin
vamos a examinar tres de las ms importantes.
138 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

ASCII

Un cdigo ampliamente utilizado es el llamado ASCII (Cdigo Estndar


Americano para Infor-macin de intercambio). Cada personaje tiene ASCII de 7
bits, lo que permite 128 carac-tros en absoluto. Sin embargo, porque las
computadoras son orientados a bytes, cada carcter ASCII normalmente se almacena
en un byte separado. Figura 2-44 muestra el cdigo ASCII. Los cdigos 0 a 1F
(hexadecimal) son caracteres de control y no se imprimen. Cdigos de 128 a 255 no
son parte de ASCII, pero el IBM PC ellos definen como caracteres especiales, como
caras sonrientes y la mayora de las computadoras todava apoyo a ellos.
Muchos de los caracteres de control ASCII estn destinados para la transmisin
de datos. Por ejemplo, un mensaje puede consistir en un carcter SOH (Inicio de
encabezado), una cabecera, un STX (Inicio de texto) carcter, el propio texto, un
ETX (Final del texto) carcter, y luego un EOT (Fin de la transmisin ) personaje.
En la prctica, sin embargo, el MES-sabios enviados a travs de las lneas telefnicas
y redes estn formateados de manera muy diferente, por lo que los caracteres de
control ASCII de transmisin no se utilizan mucho ms.
Los caracteres ASCII de impresin son sencillos. Incluyen las letras maysculas
y minsculas,-dgitos, signos de puntuacin, y algunos smbolos matemticos.

Unicode

La industria de la informtica creci sobre todo en los EE.UU., lo que llev al


conjunto de caracteres ASCII. ASCII est muy bien para Ingls, pero menos bien
para otros idiomas. necesidades franceses acentos (por ejemplo, syste`me);
necesidades alemanas signos diacrticos (por ejemplo, piel), y as sucesivamente.
Algunas lenguas europeas tienen algunas letras que no se encuentran en ASCII, tales
como los Ger-Man y los danesa o /. Algunas lenguas tienen completamente
diferentes alfabetos (por ejemplo, ruso y rabe), y algunos idiomas no tienen alfabeto
en absoluto (por ejemplo, China). A medida que los sistemas se extiende a las cuatro
esquinas de los vendedores de software globo y quieren vender productos en pases
donde la mayora de los usuarios no hablan Ingls, es necesario un conjunto char-
acter diferente.
El primer intento de extender ASCII era ES 646, lo que sumado otros 128
caracteres ASCII, por lo que es un cdigo de 8 bits llamada Latin-1. Los Char-teres
adicionales eran en su mayora letras latinas con acentos y signos diacrticos. El
siguiente turno al tentar fue IS 8859, que introdujo el concepto de una pgina de
cdigos, un conjunto de 256 caracteres para un idioma en particular o grupo de
idiomas. IS 8859-1 es Latin-1. IS 8859-2 maneja los idiomas eslavos con alfabeto
latino (por ejemplo, Checo, Polaco, y Hun-garian). IS 8859-3 contiene los caracteres
necesarios para los malteses turcos, Esperanto, y Galicia, y as sucesivamente. El
problema con el enfoque de la pgina de cdigos es que el soft-ware tiene que llevar
un registro de qu pgina est actualmente en adelante, es imposible mezclar lan-
guas ms pginas, y el esquema de no cubrir japoneses y los chinos en absoluto.
Un grupo de empresas de informtica decidi resolver este problema mediante
la formacin de un consorcio para crear un nuevo sistema, llamado Unicode, y
conseguir que se proclam una Norma Internacional (IS 10646). Unicode es ahora
compatible con los lenguajes de programacin (por ejemplo, Java), sistemas
operativos (por ejemplo, Windows) y muchas aplicaciones.
SEGUN DE ENTRADA Y
DO. 2.4 SALIDA 139

Mal
Malefi Nombr efici Nomb
cio e Sentido o re Sentido
Escape de Enlace de
0 NUL Nulo 10 DLE Datos
Control de
1 SOL Inicio de la partida 11 DC1 dispositivos 1
El inicio del Control de
2 STX texto 12 DC2 dispositivos 2
Control de
3 ETX Fin del texto 13 DC3 dispositivos 3
Control de
4 EOT Fin de la transmisin 14 DC4 dispositivos 4
Investiga
5 ENQ cin 15 NAK acuse de recibo negativo
diec
6 ACK Reconocimiento isis SYN inactivo sncrona
Campan
7 BEL a 17 ETB Fin de la transmisin del bloque
PODE
8 BS Retroceso 18 R Cancelar
9 HT horizontal Tab 19 EM Fin de la media
Linea de
UN LF alimentacin 1A SUB Sustituir
segun Vermon
do t Vertical Tab 1B ESC Escapar
La presentacin archivo
do FF del pienso 1C FS separador
Retorno de
re CR carro 1D GS grupo separador
ASI Desplaz
mi QUE ar fuera 1E RS separador de registros
Desplaz unidad
F SI ar en 1F NOS Separador

Carb Carb Carb Carbo Carbo


Male oniz Malefi oniza Malefi oniza Malef nizars Male nizars
ficio arse cio rse cio rse hex Char icio e ficio e
(Espaci PA
20 o) 30 0 40 @ 50 G 60 ' 70 pag
21 ! 31 1 41 UN 51 Q 61 un 71 q
segun segun
22 " 32 2 42 do 52 R 62 do 72 r
23 # 33 3 43 do 53 S 63 do 73 s
24 ps 34 4 44 re 54 T 64 re 74 t
sese
nta y
25 % 35 5 45 mi 55 T cinco mi 75 u
26 y 36 6 46 F 56 V 66 F 76 v
GRA
27 ' 37 7 47 MO 57 W 67 gramo 77 w
MARI marid
28 ( 38 8 48 DO 58 x 68 o 78 x
29 ) 39 9 49 yo 59 Y 69 yo 79 y
2A * 3A : 4A J 5A Z 6A j 7A z
2B 3B ; 4B K 5B [ 6B k 7B {
2C , 3C < 4C L 5C \ 6C l 7C |
MET
2D - 3D 4D RO 5D ] 6D metro 7D }
2E . 3E > 4E norte 5E 6E norte 7E ~
2F / 3F ? 4F O 5F 6F o 7F DEL

La figura 2-44.el conjunto de caracteres ASCII.

La idea detrs de Unicode es asignar todos los personajes y el smbolo de un


valor nico de 16 bits, denominado punto de cdigo. No se utilizan caracteres de
varios bytes o secuencias de escape. Teniendo cada smbolo sea 16 bits hace que el
software de escritura ms simple.
Con smbolos de 16 bits, Unicode tiene 65.536 puntos de cdigo. Desde lan-
guas del mundo utilizan colectivamente alrededor de 200.000 smbolos, puntos de
cdigo son un recurso escaso que debe ser asignado con gran cuidado. Para acelerar
la aceptacin de Unicode, el consorcio utiliza hbilmente Amrica-1 como puntos
de cdigo 0 a 255, por lo que la conversin
140 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

entre ASCII y Unicode fcil. Para evitar la prdida de puntos de cdigo, cada marca
diacrtica tiene su propio punto de cdigo. Depende de software para combinar
signos diacrticos con sus vecinos para formar nuevos caracteres. Mientras que esto
pone ms trabajo en el soft-ware, que ahorra preciosos puntos de cdigo.
El espacio de punto de cdigo se divide en bloques, cada uno de ellos un
mltiplo de 16 puntos de cdigo. Cada alfabeto importante en Unicode tiene una
secuencia de zonas consecutivas. Algunos ejemplos (y el nmero de puntos de
cdigo asignado) son Amrica (336), griego (144), cirlico (256), armenio (96),
hebreo (112), Devanagari (128), Gurmukhi (128), Oriya (128 ), Telugu (128), y
Kannada (128). Tenga en cuenta que cada una de estas lan-guas se han asignado ms
puntos de cdigo de lo que tiene letras. Esta eleccin se hizo en parte porque muchos
idiomas tienen mltiples formas para cada letra. Para ex amplia, cada letra en Ingls
tiene dos formas-minsculas y maysculas. Algunas lenguas tienen tres o ms
formas, posiblemente, dependiendo de si la carta es en el inicio, medio o al final de
una palabra.
Adems de estos alfabetos, los puntos de cdigo se han asignado para marcas
diacrticas (112), signos de puntuacin (112), subndices y superndices (48),
smbolos de moneda (48), los smbolos matemticos (256), formas geomtricas (96),
y dingbats (192).
Despus de estos vienen los smbolos necesarios para el chino, japons y
coreano. En primer lugar son 1024 smbolos fonticos (por ejemplo, katakana y
bopomofo) y luego los ideogramas Han unificadas (20992) usados en chino y
japons, y los Sylla-bles coreana Hangul (11.156).
Para permitir a los usuarios inventan caracteres especiales para fines especiales,
6400 puntos de cdigo han sido asignados para uso local.
Si bien Unicode resuelve muchos problemas asociados con la
internacionalizacin, no lo hace (intento de) resolver todos los problemas del
mundo. Por ejemplo, mientras que el alfabeto latino est en orden, los ideogramas
Han no estn en orden diccionario. Como conse cuencia-, un programa de Ingls
puede examinar '' gato '' y '' perro '' y ordenarlos alfabeto-camente simplemente
comparando el valor Unicode de su primer carcter. Un programa japons necesita
tablas externas de averiguar cul de los dos smbolos viene antes que el otro en el
diccionario.
Otra cuestin es que las palabras nuevas estn apareciendo por todo el tiempo.
Hace cincuenta aos no se hablaba de aplicaciones, salas de chat, el ciberespacio,
emoticones, gigabytes, rayos lser, mdems, smileys, o cintas de vdeo. La adicin
de nuevas palabras en Ingls no requiere nuevos puntos de cdigo. Agregarlos en
japons hace. Adems de las nuevas palabras tcnicas, existe una demanda de
adicin de al menos 20.000 nuevos (en su mayora chinos) los nombres de personas
y lugares. Las personas ciegas piensan Braille debera estar ah, y los grupos de
intereses especiales de todo tipo quieren lo que perciben como sus puntos de cdigo
que le corresponde. Los Uni-revisiones de cdigo del consorcio y decide sobre todas
las nuevas propuestas.
Unicode utiliza el mismo punto de cdigo de caracteres que parecen casi
idnticos pero tienen significados diferentes o estn escritos de forma ligeramente
diferente en japons y chino (como si los procesadores de texto en ingls siempre
escritas '' azul '' como '' explot '' porque suenan igual) . Algunas personas ven esto
como una optimizacin para guardar los puntos de cdigo escasos; otros lo ven como
anglosajona imperialismo cultural (y que pensaban
SEGUNDO. 2.4 DE ENTRADA Y SALIDA 141

la asignacin de nmeros de 16 bits a caracteres no era muy poltico?). Para


empeorar las cosas, un diccionario japons completo tiene 50.000 kanji (excluidos
los nombres), por lo que con slo 20.992 puntos de cdigo disponible para los
ideogramas Han, opciones haba que hacer. No todas las personas japonesas creen
que un consorcio de empresas de informtica, incluso si algunos de ellos son
japoneses, es el foro ideal para tomar estas decisiones.
Adivina qu? 65.536 puntos de cdigo no fue suficiente para satisfacer a todos,
por lo que en 1996 se aadieron otros 16 aviones adicionales de 16 bits cada uno,
ampliando el num-ber total de caracteres a 1,114,112.

UTF-8

Aunque mejor que ASCII, Unicode, finalmente, se qued sin puntos de cdigo
y tambin requiere 16 bits por carcter para representar texto ASCII puro, que es un
desperdicio. En consecuencia, otro esquema de codificacin fue desarrollado para
abordar estas preocupaciones. Se llama UTF-8 formato de transformacin UCS
donde UCS significa juego de caracteres universal, que es esencialmente Unicode.
cdigos UTF-8 son de longitud variable, de 1 a 4 bytes, y pueden codificar
aproximadamente dos mil millones de caracteres. Es el juego de caracteres ms
utilizado en la World Wide Web.
Una de las propiedades agradables de UTF-8 es que los cdigos 0 a 127 son los
ASCII Char-teres, lo que les permite ser expresados en 1 byte (en comparacin con
2 bytes en Unicode). Para los caracteres que no estn en ASCII, el bit de orden del
primer byte se establece en 1, lo que indica que 1 o ms bytes de seguimiento
adicional. En total, se utilizan seis formatos diferentes, como lustrated-il en la Fig.
2-45. Los bits marcados '' D '' son bits de datos.

Los
bits byte 1 byte 2 byte 3 byte 4 byte 5 byte 6
7 0ddddddd
11 110ddddd 10dddddd
diecis
is 1110dddd 10dddddd 10dddddd
21 11110ddd 10dddddd 10dddddd 10dddddd
26 111110dd 10dddddd 10dddddd 10dddddd 10dddddd
31 1111110x 10dddddd 10dddddd 10dddddd 10dddddd 10dddddd

Figura 2-45. El esquema de codificacin UTF-8.

UTF-8 tiene una serie de ventajas con respecto a Unicode y otros esquemas. En
primer lugar, si un programa o documento slo utiliza caracteres que se encuentran
en el juego de caracteres ASCII, cada uno se puede representar en 8 bits. En segundo
lugar, el primer byte de cada carcter UTF-8 nicamente determina el nmero de
bytes en el carcter. En tercer lugar, la continuacin bytes de un carcter UTF-8
siempre comienzan con 10, mientras que el byte inicial nunca lo hace, por lo que la
sincronizacin de cdigo auto. En particular, en el caso de comu-nicacin o error de
memoria, siempre es posible ir hacia adelante y encontrar el principio del carcter
siguiente (suponiendo que no haya sufrido daos).
142 ORGANIZACIN SISTEMAS DE ORDENADOR CAP. 2

Normalmente UTF-8 se usa para codificar solamente los 17 planos Unicode,


aunque el esquema tiene mucho ms de 1,114,112 puntos de cdigo. Sin embargo,
si los antroplogos descubren nuevas tribus de Nueva Guinea o en otro lugar cuyas
lenguas no se conocen actualmente (o si hacemos contacto despus con
extraterrestres), UTF-8 estar a la altura de la adicin de sus alfabetos o ideogramas.

2.5 Resumen

Los sistemas informticos se construyen a partir de tres tipos de componentes:


procesadores, memorias y dispositivos de E / S. La tarea de un procesador est en
busca de instrucciones de uno a la vez de una memoria, decodificarlos, y ejecutarlos.
El ciclo de fetch-decodificacin a ejecutar siempre se puede describir como un
algoritmo y, de hecho, a veces se lleva a cabo mediante un intrprete de software
que se ejecuta en un nivel inferior. Para ganar velocidad, muchos ordenadores com-
ahora tienen una o ms tuberas o tener un diseo superescalar con mltiples
unidades funcionales que operan en paralelo. Una tubera permite una instruccin
para ser bro-ken en pasos y los pasos para diferentes instrucciones ejecutadas al
mismo tiempo. unidades funcionales mltiples es otra forma de obtener el
paralelismo sin afectar el conjunto de instrucciones o la arquitectura visible al
programador o compilador.
Los sistemas con mltiples procesadores son cada vez ms comunes.
computadoras paralelas incluyen procesadores de matrices, en las cuales se realiza
la misma operacin en mltiples conjuntos de datos, al mismo tiempo,
multiprocesadores, en el que varias CPUs comparten una memoria comn, y
multicomputadores, en el que varios equipos cada uno tiene sus propias memorias,
pero comunicar por el paso de mensajes.
Las memorias pueden ser categorizados como primaria o secundaria. La
memoria principal se utiliza para mantener el programa se est ejecutando
actualmente. Su tiempo de acceso es corto unas pocas decenas de nanosegundos,
como mximo, y se tiene acceso independiente de la direccin. Cachs reducir este
tiempo de acceso an ms. Ellos son necesarios porque las velocidades del
procesador son mucho mayores que las velocidades de memoria, lo que significa
que tener que esperar a que los accesos a memoria todo el tiempo se ralentiza en
gran medida la ejecucin del procesador. Algunas memorias estn equipadas con
cdigos de correccin de errores para mejorar la fiabilidad.
memorias secundarias, por el contrario, tienen tiempos de acceso que son mucho
ms largos (milisegundos o ms) y depende de la localizacin de los datos que estn
siendo ledos o escritos. Cintas, memorias flash, discos magnticos y discos pticos
son la mayora de las memorias secundarias com-colega. discos magnticos vienen
en muchas variedades, incluyendo los discos IDE, los discos SCSI y RAID. Los
discos pticos incluyen los CD-ROM, CD-R, DVD y Blu-rays.
dispositivos de E / S se utilizan para transferir informacin hacia y fuera de la
computadora. Estn conectados al procesador y la memoria por uno o ms buses.
Ejemplos son terminales, ratones, controladores de juegos, impresoras y mdems.
La mayora de los dispositivos de E / S utilizan el cdigo de caracteres ASCII,
aunque tambin se utiliza Unicode y UTF-8 est ganando ac-acep- como la industria
informtica se vuelve ms centrada en la Web.