Académique Documents
Professionnel Documents
Culture Documents
CIRCUITOS INTEGRADOS
I
I .
!
I
CAPA: Ilustrao do uso de equipamentos especiais
para a manuteno de equipamentos eletrnicos integrados.
Cortesia da Hewlett - Packard Company.
FICHA CATALOGRFICA
Bibliografia.
1. Circuitos integrados
76-0235 CDD-621.38173
CIRCUITOS INTEGRADOS
~~
EDITORA EDGARD BLCHER LTDA.
1976Editora Edqard Blcher Ltda.
H.A.M.
CONTEDO
Apndice D.
Nomes e endereos dos principais fabricantes de circuitos integrados 152
PREFCIO
M ICROELETRONICA
(*JEste captulo uma verso ampliada das Secs. 6.1 e 6.2 do livro Dispositivos
semicondutores.Hilton A..Mello e Edmond Intrator. Livros Tcnicos e Cientficos Editora
S.A. - 2." edio - 1974
(**JEm ingls chamamos thin-film circuits; o nome que adotamos, "circuitos de
deposio", no uma traduo literal mas ilustra como o circuito fabricado
2 Circuitos integrados
(*)Do grego: mono (nico) e lithos (pedra); portanto o nome indica uma "nica
pedra" ou, melhor dizendo, um "nico cristal"
Noes bsicas sobre a fabricao de circuitos integrados 3
TIPoN 4-CAMADA
EPITAXIAL
p TIPO P
(a)
~ ~ JANELAS
ZZZZ2Z
/ ';:~;.~;:'
7. ]
(b)
Figura 1.6 (a) Pastilha de silicio com superfcie totalmente oxidada; (b) janelas
a serem abertas no xido
(a )
:':I~;:~
:;2:;~;:1:222ZZ2 2Z21-
RESINA KPR
. . . . . . . . ""'----XIDO
[" ??222
(b)
__ --- MSCARA
7l 1-"'"
~RESINA KPR
:';1:;:~:;':I~~:~:"
. . ._. . ._. . -
[W' 7l' 22 m
(c 1
T"
exposto luz ultravioleta
__ RESINA POLIMERIZADA
IZZ ~iz~?:i?
~?2:Z~:Z::;2~~I:Z?~~:Z?:z:2iD:Z2 EZ:;2ziZ:;Z:z~Z;;z::2I~:Z?Z::2Z?ZVZ;i/Z?
(d 1
I~Z~/zt2ZZ;Z:ZZZi.I-C-R-IS-T-A..irLZZZi
:~:ZizZ:;:~:L--CI-O_.if z:t2Z2:ZZZ22 1-'"'
/RESINA POllMERIZADA
( e 1
I : I
["""""''' "~W"""'" "1-"""
.... - . flORO .... 60110 .: llORO -~ JANELA
rmci-ciI~I,;;mU~ .
p
(TENSO MAIS NEGATIVA
DO CIRCUITO)
Figura 1.9 Isolamento das ilhas tipo N por meio de junes PN inversamente
polarizadas
ILHA N
)
\ SUBSTRATO p
(o)
N
) p
( b )
( c )
p
N
) p
(d )
EM I S SOR -----.Jf---+---t--I'f+ - N
~li I ~ I---
BASE ~ P L_JI ~N+
COLETOR N
)
\ p
( e)
.~ ..
(f)
N
\ p
(g )
E B C
p
( h )
SUBSTRATO
BASE P
COLETOR N
P
( a)
R :: re ststec!e em .n
_J_ p:: resistividade em fi m
R = p
A J:: comprimento em m
A = rea em m2
l~
__ ~_1
J
_XIDO
CAMADA EPITAXIAL N
Figura 1.14 Constituio de um re-
SU6STRATO P
sistor difundido
~ / ~
~~~~~~~zzzzzzzzzzzzZ;~ _XIDO
CAMADA EPITAXIAL N
sueSTRATO P
Figura 1.15 Resistor de deposio
...
=l '"
'" / /
JUNCO BASE-COLETOR: V' 350pF/mm2
-
o
I 1 Ii
EM1S
-350PF/mm2
t BASE p
COLETOR
t P=O,I fi-em N
i SUBSTRATO p
Figura 1.16
transistor
Capaci tncias de um
o
~b:;"'222W2222""""'222 ~ ~~~"'"
l J Figura 1.17 Capacitar de deposio
'y=::::~""
so fabricados e interligados a partir de uma estrutura epitaxial.
(a)
(b )
ITRANSISTOR NI p I RESISTORNI
p p
(c )
Id )
( e )
If)
(g )
( h )
CONTATO PARA
O CIRCUITO
Figura 1.20 Numa mesma pastilha podem ser fabricados centenas e mesmo milha-
res (dependendo do tamanho de cada circuito) de circuitos integrados
SUBSTRATO P
SUBSTRATO SUBSTRATD p
2.1. GENERALIDADES
No Capo 1 verificamos os principais detalhes da fabricao de
circuitos integrados monolticos, obtendo-se uma pastilha inteira, que
cortada em minsculos pedaos, cada um contendo um circuito
completo.
Aps a obteno dos circuitos individuais, o proxrmo passo
a encapsulao do minsculo bloco de cristal, para se obter um dis-
positivo pronto para ser utilizado.
invlucro de um dado circuito integrado apresenta 4 finalidades
importantes:
a. Proteo da pastilha de silcio contra a ao do meio ambiente,
o qual, evidentemente, pode alterar as caractersticas do circuito.
b. Proteo mecnica da pastilha.
c. Prover um meio simples de interconexo do circuito em questo,
com outros componentes.
d. Servir como dissipador para o calor gerado dentro da pastilha
de silcio.
Os circuitos integrados so normalmente encapsulados de trs
modos distintos, conforme resumido no quadro a seguir.
Invlucro N.O de terminais Material utilizado
Observaes
(package) (leads) no invlucro
Dual-em-linha
14, 16, 24, 28 Cermica
(dual-in-line)
I Plstico Invlucros no selados proje-
tados para trabalhar em con-
dies menos severas. Ampla
I utilizao industrial
l ,
..
--
Ili li!
'I
9'
;lliij1flll!i
J 6,51 ....-----
7,75________.VALORM1N.
4,70
4,19
L
1,02
12,70
1,27
j 0,39
5,33
6,51 4,82
6:::::
~
,;'~i,~".o."~~
0,51
~ ~ : : : : : C:'::
I 2 3 4 5 6 7
1,52
1,02
\.---2,79 ,564
~14--
2,29 0,36 I
XI
Figura 3.1 Circuito digital com 3 entra-
X2 ---I I--_Y
das; x" Xl e XJ e uma sarda y
X3 ---j
(*)Caso o leitor no tenha conhecimento algum sobre tcnicas digitais, deve ler
antes o Apndice A: "Noes sobre lgebra de Boole"
30 Circuitos integrados
XI X2 Y
O O O
O I I
I O I
I I I
(a)
(b)
--~~--------------~~---------------.----y
Figura 3.3 Circuito 16gico NOR usando resistores e transistores (resistor - tran-
sistor logic - RTL)
XI
Figura 3.4 Circuito 16gico NAND usando diodos e transistores (dode - transistor
lgic - DTL)
32 Circuitos integrados
Figura 3.5 Circuito lgico NAND usando transistores em lugar dos diodos na
entrada (transistor - transistor logic - TIL; o transistor da esquerda um tran-
sistor que possui 3 emissores independentes)
I I
: I
ov . I I
PULSO DE SA(DA --------j- -\--t-j---- 50%
I I I I
I I I
Vi-QV S
Figura 3.6
~ ~
Determinao do tempo de retardo
TIpos de circuitos integrados disponveis 33
Tempo de retardo
Famlia
I Potncia dissipada
na propagao
RTL 12mW 12 ns
DTL 9mW 30ns
TIL 30mW 10 ns
\_;),VOO
MOSFET CANAL P
/ / " '\
I \
I G \
,----+--'--,
\ I
",---~ -
\/G'
/--
Vi
\
'\
'- /
/
/ i
MOSFET CANAL N j- - --- vs s
Figura 3.7 Inversor usando transistores complementares de efeito de campo com
gatilho isolado (chamados COS/MOS)
(*)Veja Dispositivos semicondutores. Hilton A. Mello e Edmond Intrator. Livros
Tcnicos e Cientficos Editora S.A.
Tipos de circuitos integrados disponveis 35
DIMENSOES EM MM
4--a.25 .
lI -::~~----
Q,., -----.
,
1:-,0,2'
"
"
Wl
11-
4--- -'\ 9,:50-----..
7,60
Caractersticas CC
Faixa da tenso de alimentao Vl1-16: 5 a 16 V.
Corrente quiescente total
111total: 5 a 15 mA (tpico = 8,7 mA).
Tenso de saturao dos estgios de sada para 10 = 0,5 A
VCE sal < 0,9 V.
Tambm do catlogo so obtidos dois circuitos tpicos de aplicao,
ilustrados na Fig. 4.2.
+
r------.---.-_vp
C7
220pF
(a) ( b )
Figura 4.2 Circuitos de aplicao do TCA 160: a) Para alimentao por baterias;
b) Para alimentao com fonte de ripple elevado, alimentada pela rede
7,5
v =
v~ 12V
2,5
J
o
10-2 10
Figura 4.3 Distoro total para o caso em que R L = 8 n e o alto-falante est ligado
ao terminal positivo da bateria (valores tpicos)
t t t
l_i ~I_P ----1
Figura 4.4 Amplificador operacional realimentado
tem um determinado valor. Ora, como IAI muito elevado. leI" = l~i
ser praticamente nula e, portanto, o ponto P, embora no ligado
fisicamente terra, ter potencial praticamente igual ao de terra.
Da o ponto P ser chamado de terra virtual do amplificador
operacional. Por outro lado se admitirmos que a impedncia de
entrada do amplificador operacional infinita obteremos as condies
ilustradas na Fig. 4.5.
Observemos que ep e eo foram indicadas ambas positivas com
relao terra T; portanto, se queremos usar o ganho A como um
(*/0 offse: da tenso de entrada (i'lput offset vollage) definido como a tenso que
deve ser aplicada ao terminal de entrada para obter uma tenso nula no terminal de sada
42 Circuitos integrados
Z P
-
t
lin
z, P
+t
-
1=0
:;::.--- -- ... +
ei
_jp?O
J 1
Figura 4.5 Amplificador com impedncia de entrada infinita e ganho muito ele-
vado e negativo
Alm disso,
ZJei e; - Z e Z eo.
+ ZJ A - - i " - i A'
~ =_ --;Z::::-,-( _=-
ei Z + Zj + Z( z, + ZJ + AZj
i A
Projeto de circuitos utilizando circuitos integrados 43
e, finalmente,
(Eq. 4.7)
Z
1 + '. A
z, + ZJ
Lembramos que essa frmula vlida para o caso em que a impe-
dncia de entrada infinita, e o ganho A muito elevado (o sinal foi
introduzido nas equaes).
Conforme vemos, eo o sinal de sada, quando existe a realimen-
tao produzida pela impedncia Z J' e A o ganho malha aberta.
Da chamarmos a relao e fe, de ganho malha fechada (closed loop
gain); simbolizando esse ganho malha fechada por ACL' temos
A ZJ
ZJ+ Z,
(Eq. 4.8)
Z
1+Z 'ZA
j+ J
Um caso importante o caso limite quando o ganho malha
aberta (A) tende para infinito. Vejamos o que ocorre nesse caso, rees-
crevendo a Eq. 4.8;
(Eq. 4.9)
1 Z
-+
A z, +'ZJ
Portanto se A -> 00 teremos
_ eo _ ZJ + Z, _- ZJ
ACL - - - - --, (Eq. 4.10)
e, Zj z,
z, + ZJ
que conduz a uma concluso importante, pois significa que, se o ganho
malha aberta for muito grande, o ganho malha fechada ACL depen-
der exclusivamente de elementos externos ao amplificador operacional
(no caso z, e Z J).
Vamos agora estudar, um pouco mais detalhadarnente, a relao
entre os ganhos malha aberta (A), o ganho malha fechada (ACL)
e o que denominaremos de ganho da malha.
Na Fig. 4.6 mostramos (colocando em curto a entrada) a frao
do sinal de sada que retoma entrada.
Podemos escrever
44 Circuitos integrados
,e'p
t
onde
z.
fi = 'z chamado de fator de realimentao. (Eq. 4.11)
Z, + f
(Eq. 4.12)
ou
fog f
Lembramos que
I ganho malha aberta I=A
I ganho malha fechada I ~ 1-~~I
[ganho de malha I = IAf31 = IAII Zj !i zJI
(*)Se /2 = 2 fi diz-se que f2 est lima oitllUa acima de fi' i\nalogamente se f2 = 10 fi
diz-se que l : est uma dcada acima de fI' Existem amplificadores operacionais especiais
nos quais O ganho cai na razo de 12 dBjoitava
46 Circuitos integrados
GANHO EM dB
tO fi LOG t
- 80 I-----I---+---+-+-t----l -160
I '
_ 9 O 1-_--1-
__ _1800
+-_--1-_-\--..;..,_,
I .
o
_I 00 L-_-l.. __ ~_--I-_.......L~--.J - 200
.01 0,1 1,0 10 50
(MHZ)
+ + +
,
ej ej A M PlI FI CADOR eo
.---- eR+~
(AOL)
'---
ESTRUTURA DE
REAlIMEN TA O
(j3 )
invertida e ficar exatamente em fase com e.. Se, alm disso, jAOLf31 = 1
o valor de leRI ser exatamente igual a le;1 e, se ei for retirado do circuito
(colocado em curto) o amplificador "no notar" e o circuito ficar
"oscilando" mantendo uma amplitude constante. Esse fato usado
no projeto de osciladores e ser visto posteriormente.
Entretanto se queremos um amplificador estvel, devemos impedir
que, quando IAoLf31 = 1, a defasagem atinja 1800.
Projeto de circuitos utilizando circuitos integrados 49
IIAPI'I(OdB)
I
(d 8) )ACL), 1 (GRAUS)
O --.::r---,... i--T --:-o
_'~d.~L_~. .: -='C-'--
- 10 r----L----+-~~~
__+-~-20
{ J
-20 , '_40
,
I
-3 o r----r----+---~~_T+-~'-60
,
- 4 O r----r----~--,,~~~_;: _80
Figura 4.12 Verificao da fase para um dado ganho malha fechada para o
amplificador Me 1 530 da Motorola
O' o
o
- I O - 20
o
- 2 O _ 40
A o
-3 O - 60
o
-40 _ 80
-50 _ 1000
Q
-60 _120
o
-7 _140
---=-o GANHO UNITARIO
- 80 _160
-90
o
-100 _ 200 Figura 4.13 Compensao de
0,001 0,01 0,1 1,0 10 50 freqncia para o amplificador
FREQNCIA (MHZ) MC 1 530 da Motorola
(*'Convm lembrar, embora a explicao detalhada fuja ao escopo deste livro, que
sempre utilizamos uma margem de fase mnima para evitar picos na resposta de fre-
qncia, exatamente na freqncia f, onde o ganho da malha O dB. Geralmente espe-
cifica-se uma margem de fase mnima de 45 e que corresponde a ter menos que 3 dB
de pico na resposta
Projeto de circuitos utilizando circuitos integrados 51
ENTRADA COMPENSAO
FREONClA
R?
05 IKD RI5
30K!l SAlDA
ENTRADA (-)
SAiDA COMPENSAO
FR EQNCIA
ENTRADA ( ..)
_---\:.01 013
012
13
L- __ -'-- __ --'-'75:....0"-'---''-eV-
V 1ST A S DE C I MA
14
Z I~
2
6
:I 12
4 I1
5 10
4
6 9
7 8
(O) (b)
Figura 4.15 Numerao dos terminais correspondentes aos invlucros TO-99 (a)
e dual-em-linha (b) para o amplificador operacional pA 709C.
:---[>--..
Figura 4.16 Simbolo utilizado para um amplificador operacional
Projeto de circuitos utilizando circuitos integrados 53
-'"
"
<t
o
<t
:r
u
w
u,
<t
r
...
R
2
,.
<t
'<t
o
';,1
z
w
I-
uJ
o
o
:r
z
<t
'"
101 (b)
~ V : o VOLlS
o
+
-:;:>- v : oV
o
: Eo
,
I
1
Figura 4.21 Modelo completo para estudo do funcionamento CC de um ampli-
ficador operacional. Ri a resistncia de entrada, Ei e Eo as tenses CC de entrada
e sada, e A = EoIE2 o ganho de tenso malha aberta
56 Circuitos integrados
(Eq. 4.27)
(Eq. 4.28)
Chamando
RF
R = K, (Eq. 4.30)
R. 1 R2 1 1 R2 ]
Eu [ AR
I
+K + ARK
I
+ KA +A + AR
I
= - E; + Vos +
R I K R2 1 K K R 2J
s, [ R. A + 1 + AR + A + A +
I I
AR
z
=- KEi + KVos + Vos +
+ KIBRI-R2 [IB + 10s + KIB + K10s]. (Eq.4.32)
Eo [ 1
K (RI s,
+ A Ri + KR, + K + 1 + Ri
1 Rz)J
=- KEi + Vos(K + 1) +
+ KIBRI -Rz [iB(K + 1) + Ios(K + 1)]. (Eq. 4.33)
~{~i[RI + R (K : 1)J + K: I} =
2 ~2 (Eq. 4.38)
R'
e tendo em vista K = R F, podemos escrever
I
(Eq. 4.39)
RI'
e, = -REi' (Eq. 4.40)
I
d
2
= K [K +
A K
1J = K A+ 1
Podemos, com esse estudo, tirar uma equao bsica importan-
tssima. Analisemos novamente d[:
d[ = Vos(K + 1) + Kl BR1 - (K + 1) (1B + 10s) R2. (Eq. 4.37)
Separando os termos que contm 1B' temos
d1 = Vos(K + 1) + lB[RF-(K + 1)RzJ-(K + 1)JosR2. (Eq.4.41)
Como,
RF
K=-,
R[
temos,
K + 1= RF + RI, (Eq. 4.42)
R1
que s se anularia para RF = - R[ o que impossvel. No podemos
pois, mexendo nos valores de R[, RI" e R2, anular nem o coeficiente
que multiplica Vos nem o coeficiente que multiplica 10s.
Geralmente, o que se faz escolher os resistores de modo que a
influncia da corrente de polarizao 1B seja anulada, isto , de
forma que
(Eq. 4.43)
o que implica que
(Eq. 4.44)
(Eq. 4.45)
(Eq. 4.46)
e, finalmente,
(Eq. 4.47)
COMPENSAO
DE RETARDO ~
~
10
ENTRAOAS r--.v->/'-~--..SAIOA
TERRA
o
u
o..
<t
o
>2
o..
+ 9V
R3
150n
ce ~3 4
12~!vF~ C7 r[>TAA300 C6
12,5; F
C3
IO)lF 12S,/F 6 2 25V
16V 10V
;OO~
+ 7 9
IO'C"1
ENTRADA
R4
47Kft
C2
680
PF
10
e
+C3
So)lF
6,4V
R2- 25Kn
C4
47.F
M
~en
RI
47n
7 TAA 300
C 680 PF
2
R; = 15 K!l
!T'PICO)
47 KO 680 PF
15 KO ~....."
Tl680
-LJ PF
125J..lF I tot
~+
8n
5
2
TAA
~+7 9
300
0,64J..lF 8
+
2511F
10
ENTRADA
47 fi
47 nF
10
o
O 5 VB(V) 10
r, = -tV
2
(Vo em volts eficazes). (Eq. 4.49)
e, portanto,
= J
8 x 0,5 = 2 V (RMS).
Vo
Procedimen to para P o = 1 W:
- coloque Vi = 0,1 mV (RMS); varie RI at que Vo = 2,82 V (RMS),
correspondente a uma potncia de sada de 1 W. Anote o valor de RI;
- coloque Vi = 0,5 mV (RMS); varie novamente RI at que
Vo = 2,82 V (RMS). Anote esse. valor de R I;
- continue a proceder dessa forma usando V = 1 mV (RMS),
5 mV (RMS), 10 mV (RMS), 50 mV (RMS), 100 mV (RMS), 500 mV
(RMS), 1 000 m V (RMS) anotando os valores correspondentes de R I
para Vo = 2,82 V;
- trace, em uma escala logartmica, a curva de variao de Vi
em funo de RI para Vo = 2,82 V, isto , para Po = 1 W.
VI(RMS )
(mV)
100
O,I
I 10
c
p
VAGC
5
------,9
I
I I
I
I
' L2
I
R 3k R4 18k
I
c 10 I
R3 -,
I
3k I
C 8
ri I
I
I
I
I
'--------<t-~--I
_ _i~_,u, - -':T~Oj
L, = O,231'H L
2
= 0.26jJH
CI 40 pF c" e 200pF
C =33pF"
2 C
4
= 27pF
R : 50/'1.
C [BY PASS): 1000pF L
~ __ F_~_:_T_E :~:.
__ -~ :~;__ ~ CA_:_~_A _
FONTE
RS I
Figura 4.33 Mxima potncia que .--'\JIV'---te- ==-P_
pode ser fornecida pela fonte com
resistncia interna Rs
= = ( R; ~
V.)2 ( V. Y V.2
PD f2'R, Rj . R, = 2R) . Rs = 4Rs'
70 Circuitos integrados
30
./
v ..
v AGC=O,ov
t-..
<,
10
=> <; Figura 4.34 Caractersticas de con-
o V =40V trole automtico de ganho, para o
AGC '
amplificador sintonizado da Fig. 4.31
_10
-20
V =6,0 V
-30
I-- --t GC
59 60 61
FREQNCIA (MHZ)
_I
11I,5dB 11
30
Ir
f-
'" fo = 60 MHZ ~b
BW =OJ MHZ Figura 4.35 Variao do ganho de
20
potncia G T com a temperatura para
to = 60 MHz e banda passante igual
a 0,6 MHz
10
o
-60-40-20 o 20 40 60 80 100 120 140
TEMPERATURA (Oe)
Projeto de circuitos utilizando circuitos integrados 71
50 fi C~3 50n.
FONTE c C4 CARGA
C5
40
I I
I I
I
30 ~ t'\...
L.---
'"
." 20
VAGc=OV71
r0
<t VAGC=3,Oj
~
o ~I , ~
z 10
~ 10
I 1
20
10 20 30
:
40 50
I
70 100
FREQNCIA ( MHZ )
5 6V
9
RL
IO~_-----.
6
T
C
30
25
"",
ai 20
I
,~ 15
'"
:z
w
I- 10
I \
'"o
~
z
5 -~
<l I
'" o -I-
-5
0,1 I ,o 10
"-~
100 1000
FREQ~NCIA (MHZI
DETETOR DE VDEO
4.2.5. Osciladores
4.2.5.1. Generalidades sobre osciladores
Recordemos aqui que, para que um circuito oscile, determinadas
condies devem ser satisfeitas. Antes de apresentarmos alguns exemplos
de projetos de osciladores, usando circuitos integrados, faamos alguns
comentrios a respeito dessas condies.
Na Fig. 4.11 apresentamos um amplificador com uma realimen-
tao tal que, uma frao 13 do sinal de sada retoma entrada, e a
esta se adiciona, antes propriamente de entrar no amplificador, e veri-
ficamos que o ganho malha fechada ACL dado por
< AOL
ACL = -e 1 + AOL 13
i
t
10
I
Figura 4.42 Oscilador para a faixa
de 5 a 10 MHz usando o MC 1 550
da Motorola
15
13
I
1\
N
:r
::E
9
\
s
U
z
1\
'uJ 7
:;:,
o
W
o::
- i 1
"- 5
r-,
3
II r-
Figura 4.43 Curva de variao
de r. com C2
I
10 100 1000 10000
c2 (PICOFARAOS)
o ,.
o
1i:
Vee :1 '2,OV
-c '2
o 1----1-- I .1
<.J
: 10 v vee ;I,o,ov.
V
....
'"
..J / V~e ~
/' B,OV I I 1
L-J- I--
o
>
..:6
c
,r/vI--'V V
I f
cc ", 6,OV-
.~
uJ '" 4 1~
/'
I,
C
o ,I
. ..: 2
0, ,
r--.r-,
0,
..:
o
z
<w
o;:, ~
o
~ 4, 9
~~
... Vcc' '2,~ ;---
Figura 4.45 Freqncia de ope-
rao em funo da temperatura ,8
o
I
para Vcc = + 6 V e Vcc = + 12 V 2~ 50 7' '00
TEMPERATURA (OC)
78 Circuitos integrados
:~~;JENC~:r--"-:A-:JU=$=TE:-:O-=E---+---------'
ANPLlTUDE +----f"h
100 .L,
fo:O: 1,0 KHZ
C,
0,0016
vF
GE49
R, Zo
100K
c.
0,0016
~f
.,
IOOK
TENSO REGULADOR
SADA
NAO- DE
REGULADA
-REGULADA TENSo
DI
DIMENSES EM MM
Figura 4.49 Invlucro do TBA 281
Figura 4.50 Regulador bsico de
Vi
baixa tenso (V. = 2 a 7 V). Per-
formance tpica: tenso regulada
de saida = 5 V; regulao de linha SAlDA
(liVi = 3 V) = 0,5 mV; regulao de RI REGULADA
carga (lil L = 50 mA) = 1,5 mV. Para
drift mnimo de temperatura use
R3 = R,Rz/(R, + Rz); R3 pode ser
eliminado, para se ter um gasto
menor com componentes (colocar
um curto)
82 Circuitos integrados
8 7
0,1
REGULAO DE
CARGA
(%Vo)
-0,20
50 Io (mA) 100
REGULAO DE
CARGA
(% Vol
~
~ ~
Figura 4.54 Curva de regulao
de carga para Vi = 12 V, V. = 5 V,
f\. ~ i-,
r-, r-, ~amb'OoC
I-- I--
R se = 10 Q, para diferentes tem-
peraturas, em funo de '.
<,
1\. 25C
-o, I
\ 70C
- -
.;.0,2 o
25 Io(mAI. 50
86 Circuitos integrados
REGULAO OE
CARGA 0,2
(% Vo)
0,1
~Im;-Il.!~t'I~
em funo de Vi - V.
-0,2
H
-0,3 LL-'-'-'--'--L-'--'--'--'-L.L'--'--'-'--''-'--'-'
10 20
(interno ao circuito integrado) e, portanto, natural que essa tenso
seja especificada para o circuito integrado. De fato, nas especificaes
limites, o leitor pode verificar que V7-6 foi limitado ao valor mximo
de 40 V (Vi - Vo = V7 - V6 = max 40 V).
Essa curva d uma idia da influncia, sobre a regulao de carga,
da utilizao de valores diferentes para a tenso no regulada Vi'
Quanto maior essa tenso no regulada Vi' pior a regulao de
carga. Por exemplo, para Vi - Vo = 28 V, como Vo = 5 V (condio
imposta no traado da curva), Vi = 28 + Vo = 28 + 5 = 33 V; por-
tanto se usarmos Vi = 33 V para gerar a tenso regulada Vo = 5 V,
com Rsc = O, Tamb = 25C, e I L entre 1 e 50 mA, podemos usar esse
grfico e obter, para Vi - Vo = 28 V, a regulao de - 0,08 % Vo'
- Fig. 4.56. Temos nessa figura a curva da regulao de linha. Para
o traado dessa curva, foi usado Vo = 5 V, I L = 1 mA, Tamb = 25C
0,4
LINHA 0,3
(% Vo)
0,2
-0,1
-0,2 o~J....L.JWIO--'--L..L..L2::':O,.-'-L.L.L3:'-::O-'-'-L-'-:'40
'-tVo (V)
Projeto de circuitos utilizando circuitos integrados 87
100 \
\
Figura 4.57 Corrente mxima de carga per-
missvel, em funo de Vi - V.' para TJ = 150C. i\ 1\
K J A = 150 C/W. sem dissipador de calor \ \
To~b:250(
50
1\ \
....
r-, ........
70C ~ r-
O
o
Ip
(mA )
2
I ! I
/v
'/ 1/
J
,
-
/~
!.
...- ~
Tomb;OOC
I--
2SOC
700 e
O
o 25 Vi (V) 50
88 Circuitos integrados
,
5
1"\ !
--f--
Tomb' o=c
25C Figura 4.59 Caracteristicas de limitao
70o~
de corrente para Vi = 12 VeR se = 10 n
para diferentes temperaturas
I
o 100
o
I
,,11
CL'"
Ro
(fi )
1I i
cl :lllF
'-- ,- ..
I I 1 ..
~T :
j ~ : ~
-: 11
I
10-
10-
2 II
4 5
102 Ia' 10 10 t( Hll 10'
OBSERVAO
No catlogo da Philips, trs outras curvas so fornecidas, a saber,
a tenso sensora, que faz o controle da limitao de corrente, e as res-
postas transitrias para variaes bruscas na corrente de carga, e na
tenso de entrada V.
4.2.6.3. Exemplos de [onies reguladas usando o TBA 281
Podemos agora estudar algumas fontes reguladas, construdas
usando o TBA 281.
Os circuitos das Figs. 4.50 e 4.51 so dois exemplos iniciais. O
primeiro para Vo entre 2 e 7 V, e o segundo para uma tenso de sada
entre 7 e 37 V.
Observemos que, em ambos os exemplos, foi especificada a regu-
lao de carga do seguinte modo:
a) fonte de 2 a 7 V - regulao de carga (M L = 50 mA) = 1,5 mV
(para v;, = 5 V);
b) fonte de 7 a 37 V - regulao de carga (ML = 50 mA) = 4,5 mV
(para Vo = 15 V),
ou seja, a carga foi variada apenas at 50 mA garantindo, em ambos
os casos, as regulaes especificadas.
Agora observemos os limites mximos especificados na Seco Ill.
Vemos que a corrente mxima especificada de 11Llmax = 150 mA
(corrente no terminal 6). Portanto claro que sem destruir o circuito
integrado, podemos passar dos 50 mA especificados para as duas
partes. Apenas a regulao de carga poder ser diferente.
Observando tambm a curva da Fig. 4.57 vemos que podemos
chegar at ao valor mximo de 150 mA. (Somente medindo que
podemos saber a regulao esperada).
Finalmente, devemos pensar na possibilidade de utilizar o mesmo
TBA 281 para fontes que ultrapassem a corrente limite de 150 mA.
Para isso, entretanto, temos que usar transistores externos, como foi
sugerido na Seco I, que deve ser lida novamente pelo leitor. As Figs.
4.61 e 4.62 ilustram como proceder com as fontes de baixa e alta-tenso,
com as correntes maiores que 150 mA.
ENTRADA NAO-
-REGULADA
ENTRADA NAO-
-REGULADA
SADA
R2 REGULADA
RI
SADA
REGULADA 3
R3
IL=--II-L1i R4
R5
TBA281
> 150mA >150mA
RI
12KO
3KQ
R2 QI
IN4611
DI
60
R4
5nF
CI
-= R5
2KQ SADA
2,5K!l.
10 - 25V
RG
100mA
I,GKO-
RG
-= (o)
.30V
RI IOKO
G,GV
R9 F0300
5,IKD
02
R6
IOKO
3'
R7
6,2KO
IN4611
01
60
R4
-e- -=- R5
10KQ. SAIOA
2-5V
IOOmA
lb)
Figura 4.63 Uso do amplificador lIA 709C em uma fonte regulada de tenso. (a)
Tenso de sada maior que a tenso Zener de referncia; (b) Tenso de sada menor
que a tenso Zener de referncia. Cortesia da Fairchild Semiconductor
92 Circuitos integrados
+12V
ucn
I TI- BCI09
B
zx79
(5,6V) I'
R8 3,3Kn
IKn
4,5Kn
Figura 4.65 Invlucro do FJH 111 Figura 4.66 Diagrama lgico do cir-
(dual-em-linha com 14 terminais) cuito integrado FJH 111. Como se v
trata-se de um circuito duplo com 2
gates NAND com 4 entradas
temperatura)
94 Circuitos integrados
Figura 4.67 O gate A quando est no estado 1 fornece corrente para as entradas
de todos os gates conectados sua sada
A {v = o I (DIGITAL)
\... Vi =0 (DIGITAL)
Vo = I (DIGITAL)
I
I
I
I
1...- VMA----------;
I
I
Vo = o - - - - - - J- - - - - - - - - - -- :- - - - - - - - - ~ - - I Vi
~
Q= I (DIGITAL)
~
a= o
~----
(DIGITAL)
.. Ia >0
4.3.1.2. "Flip-flops"
Osflip-flops so multivibradores biestveis com os quais os leitores
j devem estar familiarizados sob o ponto de vista eletrnico.
Na Fig. 4.70 apresentamos umflip-flop onde existem duas entradas
S (set = aciona) e R ireset = rearma) e duas sadas, uma Q e outra Q',
onde Q' o complemento de Q.
Figura 4.70 Flip-flop RS onde R
J,----C
(reser) comando para rearmar o
flip-flop (fazer Q = O) e S (ser) o
FLIP- FLOP
comando para armar o flip-flop (fazer
RS
Q = t ). Lembre que Q e Q' so va- R5 QQ'
riveis complementares, isto , se R = 0,
R' = 1 e vice-versa
Referncia R S Q, c..
1 O O O O
2 O O 1 1
3 O 1 O 1
4 O 1 1 1
5 1 O O O
6 1 O 1 O
7 1 1 O No permitida
8 1 1 1 No permitida
R s Q
o o No muda No muda
o o
o o
No permitida
J K Q, c...
O O O O
O O 1 1
O 1 O O
O 1 1 O
1 O O 1
1 O 1 1
1 1 (I 1
1 I I O
J 2 a f--13 C LOCK 5
CLOCK 3 K 7 1I
K f--12
SET 8
Figura 4.71 Identificao dos terminais dos dois flip-f1ops que constituem o Me
2 023 da Motorola
R'.------------1
1---,------ Q
s'.---------+---------------~
Referncia A B C f
O O O O O
1 O O 1 1
2 O 1 O O
3 O 1 1 1
4 1 O O O
5 1 O 1 1
6 1 1 O 1
7 1 1 1 O
A S c C I B 1 AI
INV.
H>
D
INV.
A's'e
D
D A'SC
LJ L=~
WAS'C ir=~
--
l)
WASC'
LJ
x 2 __ [)f-----
~I__--- f f = X'I + x~(se Xl = X2 = 1, ento f = O;
x 2 ----LJ veja que a negativa da funo AND)
,2----i8~- f =
f =
Xl
1)
+ x2 (se Xl = 1 ou x2 = 1, ento
(A)
como inversor; (b) gate NOR ligado
como inversor
(6)
XI -----I
XI~ AND f
'2
'2----1
=8
(o) (b)
I
INV
X
NAND~--------~[::>o
'2
( c)
::=8~--E8f----- (d 1
'2
I
--B x I x2
INV.
~
( xI x21' x: +
,
'2
INV.
INV.
Verifique que nos dois casos .fI = X'I + x~, isto , um inversor
que est na sada de um qate pode ser substitudo por inversores na
entrada do qate desde que se mude o tipo de "qate" - era AND, e
passou para OR.
Na Fig. 4.79 apresentado outro exemplo em que os inversores
so deslocados mildando-se o tipo de qate.
INV.
INV.
Figura 4.79 Outro exemplo de deslocamento dos inversores com a devida troca
do tipo de gate
A B C
'-
19:
INV.
(4)
________J
1
;
I
INV.
(2)
A B C
A B C
f e (AB1'C + ABC'
Figura 4.83 Diagrama lgico final para a realizao da funo f = (AB)' C + ABC'
UI--+- __ 3
1---+----1 2---+----1
2---+----1
4 +-_-1 ~-+-_6
5---+---1 4 __ -+_----1
6
5---+----1
9 __ +-_--1
8
9 +-_--1 10__ -+_-----1
10----t--,
I? I-+--e
13 +-_--1 12----+--,
11
13----+--,
F JH 111
Figura 4.84 Esquema dos gates NAND FJH 111 e FJH 131
A B C
1
2
Iro'
I
~
4
5 v- L3
r- - -- - -
C
'
f , (AB)'C ASC'
10
IJ 8
~ ~ -
- ~-
~
L (AS)' , c
~
#= ~
6'" --v AS
9
I~ =====J \ c'e
I;...
-U
FJH 111
I
Figura 4.85 Realizao da funo f do exemplo utilizando um gate FJH 111 e
um gate FJH 131
108 Circuitos integrados
Figura 4.86 Shift register de 4 bits, formado por 4 flip-flops RS. O que est na
entrada X deve ser deslocado para a direita, a cada pulso do clock
Projeto de circuitos utilizando circuitos integrados 109
o o No mu o I (_1 I
do - -
r'\ o o No o (i"\
( "_~ mudo ..._~ )
, - - ..... _ - 1
SI_coal FFI
52-CQI
RI : CX' Q I RZ =CC '
1
'------'
Figura 4.88 A sada de cada ffip-flop multiplicada por C deve alimentar a entrada
para o flip-ffop seguinte
Figura 5.3 Corte inlinado dos terminais de um circuito integrado. Nesse exempto
os terminais 1 e 16 seriam os primeiros a serem introduzidos; a seguir o 2 e o 15,
o 3 e o '4 e assim sucessivamente at penetrao total do circuito integrado
L:L::jjBj=/~=R;N"URA (R)
SOLDA - '---1-.JjJ.J]L!]JIIJ:z:
PINO {p)
MOLA o.)
JlWAO _
Figura 5.6 Ilustrao da juno entre
a pastilha de silcio (em preto) e a
base de montagem
temos
TJ = TA + P(KJI + K1A) = TA +r KJA
onde
K]A = resistncia trmica total entre a pastilha e o meio ambiente =
= KJI + KfA
temos
T] = TA + P(KJI + KIA) = TA + p. KJA'
onde
K]A = resistncia trmica total entre a pastilha e o meio ambiente =
=KJI+KIAo
temos
T, = TA + P(KJI + K'A) = TA + p. KJA'
onde
K]A = resistncia trmica total entre a pastilha e o meio ambiente =
= KJJ + K1A-
Geralmente, as resistncias trmicas K JI e KIA so indicadas nos
catlogos dos fabricantes, de modo que possvel, sendo conhecidos
TA e P, calcular a mxima temperatura prevista para a pastilha (tem-
peratura mdia de todas as junes existentes no circuito integrado)
e ter, portanto, uma idia da confiabilidade do projeto, pois a vida de
um dispositivo semicondutor est intimamente ligada temperatura
de funcionamento da juno.
Como exemplo, apresentamos na Tab. 5.1 os dados trmicos
. referentes s sries MC 5 4OOL/7400L da famlia de TIL da Motorola,
\\\\\\\\\i\\\\\\\\\\\\\\\\\\\\\
,<
.. ":,
- -
Figura 5.7 Ilustrao do uso do Logic Lab (laboratrio Lgico) da Hewlett Packard:
no caso o tcnico deteta o sinal em um ponto do circuito usando a logic probe (ponta
de prova lgica) e verifica simultaneamente o estado em vrios terminais usando
O logic clip (garra lgica), estando o pulser (pulsador) sobre a bancada. (Esses
acessrios sero estudados no Cap. 6). Cortesia da Hewlett Packard
,.
Figura 5.8 Ilustrao do uso do Logie Lab (laboratrio Lgico) da Hewtett Packard;
no caso o tcnico utiliza simultaneamente os trs acessrios. Cortesia da Hew1eu
Packard
120 Circuitos integrados
eo
correto pode ser que o sinal eo esteja incorreto no por causa do cir-
cuito integrado em si, mas de algum componente da estrutura de
realimentao.
ESTADO
ALTO
t LIMITE SUPE laR
_____ 2,4V
1*Para a famlia ECL usar a ponta de prova HP 10 525E. (ECL logic probe). Para
outras linhas inclusive circuitos com componentes discretos e circuitos lgicos com
rels, usar a prova HP 10525H (high levei logic probe)
Manuteno de equipamentos eletrnicos integrados' 127
[@P.]I
'O&Z8A
LOGIC CLIP
_\. ... T 011II. "0
Figura 6.3 Ilustrao da garra 16gica HP 10528A. Na parte superior esto os diodos
emissores de luz e na parte inferior a garra que faz contato com o circuito integrado
dual-em-linha. Cortesia da Hewlett-Packard
PADRO DE FREQNCIA
,
( PADRO DE CESIO)
I
CONTADOR ELETRONICO
DE
ALTA PRECISAO
Figura 6.7 Calibrao da base de tempo
de um oscilosc6pio I
GERADOR DE MARCAS
DE TEMPO
I
,
OSCILOSCOPIO A SER
CALIBRADO ( BASE DE
TEMPO)
A I. SINAIS BINRIOS
Entendemos por sinais binrios aqueles que podem assumir apenas
dois valores distintos. Par exemplo, consideremos os contatos de uma
chave, conforme indicado na Fig. AI.
Nc c
x=o
x = I
..-_.,..------ ~ / / /
x=o
de sada eo' pode ser considerada apenas em funo dos limites 0,4 V
e 5,5 V, conforme ilustrado na Fig. A3.
Se chamarmos de x uma varivel que represente "digitalmente" o
estado da tenso eo podemos arbitrariamente dizer que, para eo < 0,4 V,
a varivel x est no estado "O" e que, para eo > 5,5 V, a varivel x est
no estado "1". Note que o "O" e "1" digitais no tm, realmente, uma
correspondncia direta com a tenso, isto , o "O" digital no representa
zero volt mas apenas um dos estados da varivel digital x.
tleo>5,5V
0,4 V
1 '0 (0,4 V
XI X2 Xo
~,-------~~------~~ O
O
O
I
O
O
Xo
I O O
Figura A4 Contatos de uma cha-
ve, ligados em srie I I I
XI x2
..--,,/ ..-"'....... ~Xo= xI x2
Xo
Figura A5 Definio da multiplicao lgica x. = x I . X l' Apenas quando x I =
= x, = 1, x. ser igual a 1
Xo
Figura A6 Definio da soma lgica x. = x I + X ,; basta que x J ou X 1 seja igual
a 1, para que a sada x. seja tambm igual a 1
136 Circuitos integrados
d)~
d' ) -GY- -
o
---../0_-
Figura A8 Visualizao, por meio de chaves, dos postulados c', d' e e'
Apndice A 137
- 0./
---"'- ~--
Figura A9
~---- I I
~
I
x y xy x+xy
,- _., ~~:
,O O O
:0: , O 'O
, ,
,I, O O : I'
I
: I: I I : I I
L_ '-_J
x, x. x; x., XI . '1.
2 ,
x' + x'
r-o,
. Xi "2 Xi' Jl2
(x a)'
,-- -.
I 2
(xi" x2)
,
O O I I O , I
[
,
, O ri'i ;~l I
[ [ [
I I
I I I
,
O I I O I
I
,
I I
I
I O I
[O
:
I
[ O
I
I
I
I
I
, I
I
, ,
I
, I
I! ' ,
I
[ I I
I O O I I i I I
O 101 101
I
I I
I
I I I
I
I I O O I 10
I
L_J
[
[
[ [O
I
L _ .J
I
I
: O : 10:
[
L _
,
J
L_ J
Apndice A 139
POSTULADOS
Pl Se x # 1, ento x = O; se x # O, ento x = 1
P2 Se x = O, ento x' = 1; se x = 1, ento x' = O
P3 00 = O e, dualmente,l + 1 = 1
P4 1 . 1 = I e, dualmente, O + O == O
P5 I . O = O I = O e, dualmente, O + 1 = 1 + O = 1
TEOREMAS
TI x + O = x e, dualmente, x 1 = x
T2 x + 1 = I e, dualmente, X O = O
T3 x + x = x e, dualmente, x x = x
T4 x + x' = I e, dualmente, X x' = O
T5 (x')' = x
T6 x+y=y+x
T7 x + xy = x
T8 (x + y) + z = x + (y + z) = x +y +z
T9 xy+xz=x(y+z)
TIO (x + y)(x' + z) = xz + x'y
TEOREMA DE De MORGAN
TIl (x, + x2 + + xJ = x~ . x'2 . xn
e dualmente,
(x. . x2 xJ = x~ + x~ + + x~
APNDICE B
Figura B1 (a) Chapa de fibra de vidro com cobertura simples de cobre; (b) Chapa
de fibra de vidro com cobertura dupla de cobre
Apndice B 141
TAA 300
C6 +
6
[>
12.5)1 F
C3
2 25V
7 ;OO?
IO,~r ~
C2
680
10
C4
47nF
M
~8.n
PF
H ,G - PARA FIXAO
~
co
{~~I~
l5.3m ~II_' _---'1-=<2l'--..m_\n __ .1
Figura C2 Invlucro do circuito integrado TAA 300
OA C o+--c::::::lf-t-o +9V
C OB D<>+----,
E
____
F~It--II------~~
101-101 CON~UNTO ~
DE PILHAS J
OU FONTE
ee
AM PL.IFICADOR
CPSULA
~~OkA
DE CRIS]AL C
OU CERA_ A
loUCA D .-11---.,
E
U'--It--t-"B
F
OOOk n , L.OG.
OU
-9V
IM.o. - LOG.
6 I-.---.--+--~5
2
~--+-+~9
L-------~------------------------_4~--.8
10
impresso na
planimpress grfica e editora
rua anhaia, 247 . s.p.
CIRCUITOS INTEGRADOS
PARA USO EM
Estudo sucinto
Montagem de circuitos
~~
EDITORA EDGARD BLCHER LTDA.
05435