Bloques Combinacionales

1. Comparadores
2. Sumadores y Semisumadores
3. Multiplexores Demultiplexores
4. Codificadores Decodificadores
5. Convertidores de cdigo
6. Generadores /comprobadores de paridad
7. Memorias ROM y Dispositivos PLA
8. Buffer triestado
Circuitos combinacionales

Cuando se conectan puertas lgicas entre s, sin que haya
almacenamiento, el circuito resultante se califica como combinacional.

Dr. Oscar Ruano 2011-2012

Por qu mdulos estndar?

Cualquier sistema combinacional puede implementarse como un sistema
de 2 niveles: AND-OR

Tericamente es posible implementar cualquier sistema recurriendo a este
modelo sistemtico

Utilizar esto para sistemas complejos, es muy costoso en tiempo y a veces
imposible de implementar una network de 2 niveles debido a propiedades
inherentes en las puertas lgicas:

 FAN IN: define el mximo nmero de inputs que una puerta lgica puede aceptar

 FAN OUT: define el mximo nmero de inputs que la salida de una puerta lgica
puede alimentar.

Estos motivos hacen que los sistemas complejos se implemente de forma

jerrquica o modular.

Dr. Oscar Ruano 2011-2012

Comparadores

Comparador Bsico

Dr. Oscar Ruano 2011-2012

Especificacin de un comparador

Especificacin en alto nivel

Codificacin:

Dr. Oscar Ruano 2011-2012

Especificacin de un comparador

Funcin:

Ecuacin:

Dr. Oscar Ruano 2011-2012

Sumadores y Semisumadores

Suma de dos nmeros

Dr. Oscar Ruano 2011-2012

Sumadores y Semisumadores

Ecuacin:

Dr. Oscar Ruano 2011-2012

Sumadores y Semisumadores

Dr. Oscar Ruano 2011-2012

Semisumador elemental

El semisumador (half adder) es un circuito que suma dos bits de entrada ai
y bi y devuelve un bit de resultado zi y un bit de acarreo ci.

Dr. Oscar Ruano 2011-2012

Sumador completo

El sumador completo (full adder) es un circuito que suma dos bits de entrada ai y bi
ms un acarreo de entrada ci-1 y devuelve un bit de resultado zi y un bit de acarreo ci

Dr. Oscar Ruano 2011-2012

Sumador completo (full adder)
BCin
00 01 11 10
A
= ABC + ABC + ABC + ABC =
0 0 1
1 0 11 ( ) (
= C AB + AB + C AB + AB = )
1 1 0 11 0 = C ( A B ) + C (A B ) = ( A B ) C

Cout = AB + ACin + BCin

BCin
00 01 11 10
A

0 0 0 1 0 Cout = AB + ABCin + A BCin =

(
= AB + Cin AB + AB = )
= AB + Cin( A B )
1 0 1 1 1

Dr. Oscar Ruano 2011-2012

Sumador completo compuesto de
semisumadores

Dr. Oscar Ruano 2011-2012

 Sumador en paralelo de 4 bits (nibble)

Un sumador de 4 bits se implementa mediante 4 full adders. Dependiendo

del mtodo elegido para manejar los acarreos el sumador puede ser
 acarreo serie
 acarreo anticipado

Dr. Oscar Ruano 2011-2012

Ejemplo de aplicacin

Dr. Oscar Ruano 2011-2012

Sumador paralelo con acarreo serie

Se construye asociando n sumadores elementales completos (full adder)
que reciben y procesan todos ellos los datos en paralelo, si bien el acarreo
se propaga en serie de un sumador a otro (circuito lento)

Dr. Oscar Ruano 2011-2012

Ejemplo de retardo acarreo serie

El tiempo de retardo considerado es el tiempo de suma del caso peor

Dr. Oscar Ruano 2011-2012
Sumador de acarreo anticipado

Dr. Oscar Ruano 2011-2012

Sumador de acarreo anticipado

El sumador Paralelo con Acarreo Anticipado (Look Ahead Carry, LAC) es
muy rpido porque evita el overhead de propagacin del acarreo a costa
de una penalizacin en rea.

No se basa en las ecuaciones directas para Ci+1 y Si, sino en dos funciones
adicionales llamadas de generacin (Gi) y de propagacin (Pi), para
cada bit i (i = 0, 1, 2)

 Generacin de Acarreo: tiene lugar cuando el sumador completo genera

internamente un acarreo de salida. Solo cuando ambos bits son 1 se genera
acarreo
Gi = AiBi
 Propagacin de Acarreo: tiene lugar cuando el acarreo de entrada se transmite
como acarreo de salida. Solo cuando un de los bits de entrada es 1 se propaga el

P = A B
acarreo
i i i

Dr. Oscar Ruano 2011-2012

Sumador de acarreo anticipado

La limitacin mas importante es que a medida que aumenta el nmero

de etapas (bits), la ecuacin de acarreos se hace ms larga
aumentando as la complejidad del sistema.

Dr. Oscar Ruano 2011-2012

Sumador de acarreo anticipado

Dr. Oscar Ruano 2011-2012

Sumador/restador binario para
nmeros de 4 bits en Ca2

Para nmeros en complemento a 2, la substraccin se implementa con el
mismo hardware, negado el sustraendo; el 1 se suma poniendo a 1 el
acarreo inicial

Dr. Oscar Ruano 2011-2012

Generacin del segundo operando

Dr. Oscar Ruano 2011-2012

Sumador/restador de 16 bits en ca2

Dr. Oscar Ruano 2011-2012

Sumador BCD

Suma nmeros codificados en BCD y genera

otro BCD

Dr. Oscar Ruano 2011-2012

Decodificadores

Dr. Oscar Ruano 2011-2012

Decodificador de n entradas

Dr. Oscar Ruano 2011-2012

Decodificador de 2 entradas

Dr. Oscar Ruano 2011-2012

Decodificador 4 bits

Salida Activa a nivel Bajo

Dr. Oscar Ruano 2011-2012

Codificadores

Dr. Oscar Ruano 2011-2012

Codificadores: Decimal-BCD

Dr. Oscar Ruano 2011-2012

Convertidores de Cdigo

Los convertidores de cdigo son circuitos lgicos combinacionales que
permiten el paso de un cdigo a otro.

Dr. Oscar Ruano 2011-2012

Convertidores de Cdigo

Dr. Oscar Ruano 2011-2012

Conversor BCD a 7-segmentos

Dr. Oscar Ruano 2011-2012

Conversor BCD a decimal

Un decodificador BCD a decimal convierte el cdigo BCD

en uno de los 10 posibles dgitos decimales.

Dr. Oscar Ruano 2011-2012

Multiplexor de 2n entradas

Dr. Oscar Ruano 2011-2012

Multiplexor de 2 a 1

Dr. Oscar Ruano 2011-2012

Multiplexor de 2 a 1

Dr. Oscar Ruano 2011-2012

Multiplexor de 2 a 1

Dr. Oscar Ruano 2011-2012

Multiplexores 4 a 1

Y = D0S1S0+ D1S1S0+ D2S1S0+ D3S1S0

Dr. Oscar Ruano 2011-2012

Multiplexor como generador de
funciones lgicas

Sirven para generar funciones lgicas combinacionales en forma de Suma
de Productos

Dr. Oscar Ruano 2011-2012

Demultiplexores (DEMUX)

Dr. Oscar Ruano 2011-2012

Generadores y comprobadores de
paridad

Dr. Oscar Ruano 2011-2012

Generadores y comprobadores de
paridad

Paridad Par: PO = I 0 I1
Paridad Impar: PE = ( PO)' = ( I 0 I1)'

Dr. Oscar Ruano 2011-2012

Memorias ROM

Tipos de memoria:
 Mask-programmed ROM

Los datos son permanentes

Econmicamente posible en grandes cantidades debido al
alto coste del diseo
 EPROM (erasable programmable ROM)

Se graba con un programador

Se borra con luz ultravioleta
 EEPROM (electrically erasable PROM)

Se borra con pulsos elctricos

Se pudee reprogramar 100 a 1000 veces
 Flash memoria

Similar a EEPROM pero se puede escribir sin necesidad de
programador

Dr. Oscar Ruano 2011-2012

Lneas externas de una ROM

Lneas de datos

Dr. Oscar Ruano 2011-2012

Tabla de datos

Dr. Oscar Ruano 2011-2012

Almacenamiento de la informacin

Dr. Oscar Ruano 2011-2012

Estructura de una ROM

Dr. Oscar Ruano 2011-2012

Estructura de una ROM

Dr. Oscar Ruano 2011-2012

Bloques de una ROM

Dr. Oscar Ruano 2011-2012

Programmable-Logic-Arrays (PLAs)

Mdulo combinacional que proporciona una implementacin NOT-AND-OR

para generacin de funciones.

Por niveles:
 NOT: provee la capacidad de complementar las distintas seales de input
 AND: provee la capacidad de generar los productos
 OR: provee la capacidad de generar las sumas

Una PLA por lo tanto implementa sumas de productos

Como en el caso de las ROMs la programacin de una PLA puede hacerse
durante el proceso de fabricacin (mask-programmed PLA) o bien sobre
el field (field-programmable PLA o FPLA)

Dr. Oscar Ruano 2011-2012

Estructura de una PAL

NOTA: Los puntos fuertes de la figura indican aquellas conexiones que han
sido programadas para una determinada funcin

Dr. Oscar Ruano 2011-2012

Buffer tri-estado

http://www.cs.umd.edu/class/spring2003/cms
c311/Notes/CompOrg/tristate.html

Dr. Oscar Ruano 2011-2012