Académique Documents
Professionnel Documents
Culture Documents
NDICE
1. MEMORIA DESCRIPTIVA..............................................................1
2. MEMORIA DE CLCULO.............................................................26
3. MEDIDAS EN EL LABORATORIO...............................................67
4. PLANOS.........................................................................................103
5. PRESUPUESTO.............................................................................114
6. PLIEGO DE CONDICIONES........................................................125
7. ANEXOS........................................................................................137
i
1. MEMORIA DESCRIPTIVA
1
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
1. MEMORIA DESCRIPTIVA........................................................................3
2
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
1 Memoria Descriptiva
1.1. INTRODUCCIN
Pout
= (1.1.1)
Pin
1
Ploss = Pout 1 (1.1.2)
3
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
iIN iOUT
entrada de
control
Los convertidores DC/DC son fuentes conmutadas aisladas o no, que respecto a
las fuentes de alimentacin lineales, tienen las siguientes ventajas:
4
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
Donde:
-Vc es la tensin de error
-VR es la tensin de referencia
-Vr es la funcin rampa
Convertidor Vo
Vs DC/DC
Vg
-
Vc VR
Vr Comparador
Ve +
PWM
5
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
6
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
a) b) c)
Figura 1.2.1. Tres tipos de configuraciones Buck.
7
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
1.3. ANTECEDENTES
8
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
Este apartado pretende dar una explicacin general de una manera intuitiva
de qu partes se compone el prototipo. Una explicacin ms detallada con el diseo y
la eleccin de los componentes se encuentra ms adelante en la Memoria de Clculo.
1.4.1. Planta
Q5
MOSFET N L1 40u
42V_Side 14V_Side
J5
PBYR20100
9
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
a b NOR
0 0 1
0 1 0
1 0 0
1 1 0
NOT x = x+x
AND x1 x 2 = x1 + x2
OR x1 + x 2 = x1 + x 2
10
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
R15
2
U12A
1 3 1
3
PWM U10A R16 10K 100 2
1 C32
3 0.1nF 4001
2
4001
R14
2
1 3
U11A
1 LIN
3 U13A
2 1 HIN
3
4001 2
4001
Las puertas NOR se han elegido de tipo CMOS por su buena compatibilidad
de niveles lgicos con el regulador PWM y el driver IR2110 para el disparo de los
MOSFET. Exactamente se ha elegido un 4001B, que es un integrado que contiene 4
puertas NOR.
11
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
Canal 3
Canal 2
Canal 1
12
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
U9
42V_Side BDX33C D14 VCC
1 2
1N4148
1800 1W
R28
R31 3
Hay que comprobar que para los diferentes valores de Vin se mantiene un
margen aceptable de valores de Ipol.
Veamos para Vin = 42 V:
42V 15V
Ipol = = 15 mA
1800
13
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
y para Vin = 58 V:
58V 15V
Ipol = = 23,89 mA
1800
margen aceptable y soportable por un diodo Zener de Vz = 15 V.
El diseo del sensado se observa en la fig. 1.4.5. Como resistor para el filtro
se ha elegido un potencimetro de 1 k para su posterior ajuste, y como condensador,
uno de polister de 10 nF. La relacin de transformacin es de 1:50 ya que en el
primario tendr 2 espiras y en el secundario, 100. Esto es para reducir la corriente en
50 veces e incrementar la tensin tambin en 50, adaptando de esta manera los niveles
para el posterior control.
Rsensado
Impedancia efectiva en el primario = (1.4.2)
n2
5
Impedancia efectiva en el primario = = 2 m
50 2
14
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
Los tipos de cables usados para bobinar el ncleo toroidal han sido, para el
primario, cable para bobinar PIRESOLD de 0,8 mm de dimetro y para el secundario,
cable para bobinar soldable PIRESOLD de 0,28 mm de dimetro.
1k
2
D13 Isense
1 3
MBR360 R29
C8
10nF
R8 R9
10 10
NTH 12
T3
TRANSFORMER
15
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
U6 VCC1
VCC BDX53 R20 C37
1 2
0.5 1W
C36 U5 R21 1uF
1uF 1 14
2 nc1 nc3 13 8k2
3 ILIM FREQ 12 3 C38
4 ISENSE +Vs 11
5 INV Vc 10
6 NINV Vo 9
7 Vref Vz 8 100pF R22
-Vs nc2
R23 LM723 12k
10k
Vref(7.1V)
16
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
circuitera bootstrap
VCC1
D8
C9 C10
1N4148 C11
1uF 1uF
200nF
U18 IR 2110
8 6
Hin 9 nc2 VB 7 Ho
10 Vdd HO 5
11 HIN VS 4 LOAD
Lin SD nc1 3
12 Vcc 1
14 LIN LO
Vss
2 Lo
nc3 COM
13
D10
MBR360
diodo de proteccin
del driver
DRIVER
Figura 1.4.7. Driver de sincronizacin y conmutacin de los MOSFETs.
17
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
Lazo abierto
R54 R55
CONTROL DE CORRIENTE 1k 1k
2
Isense
1 3
R50
5k C28 VCC1 C34 1uF
454pF +e U19
1 17
2 +E Vin C26 10nF
R51 -E
3 4
COMP Css
1
C29 47k 7 5
113pF 6 +CS RST 16
2 R18 -CS OUTB 13 47k
OUTA
2
1K 15 8
PWM GND SD 9 1 R53 3
14 RT 10
VC CT 11 C25
12 RD 18
3
1k 100nF
1K
2
3
Lazo abierto
18
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
1.4.8. Control
2
R52
1 3
1
R11 1000k
90.9k VCC1 220nF
C32 2
14V_Side
U20
1
1 8 C31
2 1OUT VDD+ 7
R12 2 3 1IN- 2OUT 6 22nF
3
4 1IN+ 2IN- 5
1k C30 GND 2IN+
1nF TLC2272 +e
Vref(7.1V) C33
3
220nF
19
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
1.5. ESPECIFICACIONES
Siguiendo los criterios y los objetivos del proyecto se han redactado las
siguientes especificaciones que deber cumplir el convertidor.
20
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
1.6. CONCLUSIONES
En cuanto al arranque del sistema, segn las grficas de las figs. 3.5.3,
3.5.5, y 3.5.7, se puede afirmar que el modo tpico es ms rpido en alcanzar el valor
de la tensin de salida a 14 V, unos 130 ms, mientras que las dos configuraciones
sncronas son ms lentas, unos 250 ms. El pico de corriente en la entrada, la primera,
llega a unos 12 A, mientras que las configuraciones sncrona y sncrona mas diodo
reducen ese pico a 11 y 8 A respectivamente. Por tanto, el arranque en modo sncrono
con la adicin del diodo en antiparalelo es ms suave.
21
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
Tabla 1.6.2. Rendimientos mximos (extracto de las tablas 3.3, 3.4, 3.5)
22
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
23
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
24
Convertidor Reductor con Rectificacin Sncrona Memoria Descriptiva
1.9. BIBLIOGRAFA
[3] Artculo de revista: Phil Krein, Using Logic for Dead Time and
Synchronous-Rectifier Control, IEEE Power Electronics Society NEWSLETTER,
July 2000, 7.
25
2 MEMORIA DE CLCULO
26
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
2. MEMORIA DE CLCULO...................................................28
27
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
2 Memoria de Clculo
La frmula general del sistema con los parmetros de corriente y tensin de salida en
cada caso, topologa ON y OFF.
d = D + d (2.1.2)
1 d (t ) = (1 D ) d (2.1.3)
D' = 1 D (2.1.4)
Vg (t ) = Vg + v g (2.1.5)
28
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Topologa ON
Vg Vo di
= (2.1.7)
L dt
Vo
i
dv R
= (2.1.8)
dt C
Vg Vo
i= d (2.1.9)
L
En el dominio transformado, la Transformada de Laplace es:
Vg (s ) Vo(s )
sI (s ) i (0 ) = (D + d (s )) (2.1.10)
L
Topologa OFF
29
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Vo di
= (2.1.11)
L dt
Vo
i
dv R
= (2.1.12)
dt C
Vo
i= d' (2.1.13)
L
Vo(s )
sI (s ) i (0) = (D'+ d ' (s )) (2.1.14)
L
En los dos casos, tenemos que:
I (s ) Vo(s )
sV (s ) v(0) = (2.1.15)
C RC
Planteando las ecuaciones matriciales para tON:
di 1
dt 0 1
x& = = L i L + L Vg
1 vo
(2.1.16)
dv 1
dt C RC 0
A1 B1
y para tOFF:
di 1
dt 0
x& = = L i L + 0Vg
1 vo 0
(2.1.17)
dv 1
dt C RC
A2 B2
La ecuacin a resolver es:
30
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
( ) (
x& = (A1( X + x ) + B1(Vg + v g )) D + d + (A2( X + x ) + B 2(Vg + v g )) D'+ d )
(2.1.20)
( )
x& = (A1 X + A1x + B1Vg + B1v g ) D + d + (A2 X + A2x + B 2Vg + B 2v g ) D'+ d ( )
(2.1.21)
resolviendo:
(2.1.22)
(2.1.23)
(2.1.25)
(2.1.27)
31
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Entonces como:
1
0 1
s 0
s= A1 = A2 = L ; B1 = L ;
0
B2 = ;
;
0 s 1 1 0 0
C RC
D
0
A1D = L ;
D
(2.1.28)
D
C RC
D'
0 L
A2D' =
D'
; (2.1.29)
D'
C RC
D + D'
0
A1D + A2D' = L ; (2.1.30)
D + D' D + D'
C RC
D + D'
s
s ( A1D + A2D )' = L ; (2.1.31)
D + D' s + D + D'
C RC
D + D'
s
D + D ' ( D + D ')
2
L 1 1
= s 2 + s + = s 2 + s + 0
D + D' D + D' RC LC RC LC
s+
C RC
D+D=1
32
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
1 1
A11 = s + ; A12 = ;
RC C
1
A21 = ; A22 = s
L
1 1
s+
1
A 1 = RC L ; (2.1.32)
1 1 1
s 2 + s + s
RC LC C
I (s )
X = ; B 2Vg = 0 ;
V (s )
1 1 V (s )
0 I ( s ) 0I (s ) + L V (s )
A1 X = A2 X = L = = L
1
1 V (s ) 1 1 1 V (s )
I (s ) + V ( s ) I ( s )
C RC C RC C R
(2.1.33)
Los trminos A1X y A2X se cancelan ya que son iguales, por tanto slo queda
B1Vg, que es igual a:
Vg
B1Vg = L ; (2.1.34)
0
33
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
1 1
s+ Vg
1
X (s ) = RC L d (s ) ;
L (2.1.35)
1 1 1
s 2 + s + s 0
RC LC C
34
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
L RL
35
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
C RC
ON OFF
36
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
OFF 0
Source
Numerosos autores [7] eligen la siguiente frmula para calcular las prdidas
en el momento de la conmutacin de un MOSFET:
Qgd Qgs 2
P = I Vin f + I Vin f (2.1.36)
ig ig
donde I es la corriente que circula a travs del MOSFET, ig es la corriente de puerta,
Vin es la tensin de entrada, f es la frecuencia de conmutacin, Qgd es la carga
puerta-drenador del MOSFET y Qgs2 es la carga puerta-surtidor (ver fig.2.2.9).
37
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
2.2.1. PWM
Esta rampa generada es comparada con una tensin en continua para formar
el tren de pulsos con el ciclo programable segn el nivel de esa tensin.
38
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Por eso, la tensin de salida v(t) se aproxima por su componente dc V, con el pequeo
trmino de rizado vrizado(t) despreciado:
v(t) V (2.2.3)
39
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
vL = Vg v(t) (2.2.4)
vL Vg V (2.2.5)
diL (t )
v L (t ) = L (2.2.6)
dt
Figura 2.2.3 Convertidor Buck: (a) cuando el interruptor est en posicin 1, (b)
cuando est en posicin 2
40
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
di L (t ) v L (t ) Vg V
= (2.2.7)
dt L L
Como la tensin en el inductor vL(t) es esencialmente constante, mientras el
interruptor est en posicin 1, la pendiente de la corriente en el mismo incrementa
linealmente.
v L (t ) = v(t ) (2.2.8)
v L (t ) V (2.2.9)
di L (t ) V
(2.2.10)
dt L
41
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Por tanto, haciendo uso de la Ec. (2.2.12), se tiene para este caso que:
42
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
42 14
L= 0,3332010 6 = 37,3 H, que se aproximar a 40 H
22,5
El clculo del valor del condensador de salida est resuelto en el apartado 2.2.7.2
Condensador de salida.
43
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Figura 2.2.6. Tabla del fabricante del ncleo: diferentes ncleos para distinta
permeabilidad magntica.
44
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Figura 2.2.7. Tablas del fabricante con informacin del ncleo elegido
L
AL = = 56 (2.2.13)
N2
Entonces:
106 L(mH )
N= (2.2.14)
AL
Sustituyendo valores:
10 6 0,04
N= 27 vueltas
56
45
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Por tanto se debe hacer una correccin teniendo en cuenta este aspecto.
Segn las hojas de caractersticas del fabricante, a continuacin se calcular el valor
en DC de la fuerza de magnetizacin (ec.2.2.15) el cual permite calcular el coeficiente
de permeabilidad siguiendo la grfica de la fig. 2.2.8:
0,4 N I DC
H= (2.2.15)
le
0,4 2715
H= 57 oersteds
8,98
Con este valor, se debe mirar en la grfica de la figura 2.2.8. Para nuestro caso
corresponde un coeficiente de permeabilidad de 0,7 a la izquierda, que es el valor que
se tiene que multiplicar el valor original de AL:
10 6 0,04
N'= 32 vueltas
40
46
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Irms = (I DC )2 + (I pk )2 (2.2.17)
Sustituyendo:
Irms 16
S= = = 0,035cm 2 = 3,5mm 2 (2.2.18)
D 450
Entonces, para calcular el nmero de cables por espira:
47
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
El diodo que se utilizar ser de tipo Schottky ya que tienen una cada de
tensin ms baja que los bipolares. Este hecho hace que el rendimiento aumente y
adems la conmutacin es ms suave con lo que se reduce el contenido de armnicos
a la salida del convertidor.
48
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Para disear su disipador, hay que hacer una previsin del consumo de todos
los elementos que van a ser alimentados por l.
Datos BDX33C:
Tj max = 150 C
Pmax = 70 W
Rthj-c = 1,78 K/W
PUC3526 = 3 W
PIR2110 = 1,6 W
PLM723 = 1 W
PC4001B = 0,7 W
Pamplif. control = 1 W
PMXIMA ESTIMADA 10 W
Para aislar los encapsulados TO-220 de los MOSFETs, del diodo y del
BDX33 con el disipador comn, se usaran unos Pads aislantes de resistencia
trmica 0,4 K/W.
49
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
agresivas (caso de trabajar en un coche, cerca del motor, que corresponde a unos 80
C):
T = 150 C 50 C = 100 K
100 K
Rth TOT = = 10 K/W
10W
RthRAD = 10 K/W (1,78 + 0,4) = 7,82 K/W
T = 150 C 80 C = 70 K
70 K
Rth TOT = = 7 K/W
10W
RthRAD = 7 K/W (1,78 + 0,4) = 4,82 K/W
50
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
( 2
Ploss = I rms Rds ( on ) )
Q Q
+ I gd Vin f + I gs 2 Vin f
ig ig
+ (Qg Vg f )
Q
+ oss Vin f (2.2.22)
2
51
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
Rds(on) = 0,013 ;
Coss = Cdg+Cds;
Qoss = Coss+Vin en el peor caso Qoss= 85010-12 58 = 49,310-9 C;
Qgd = 6210-9 C;
Qg = 20010-9 C;
Qgs2 = 3010-9 C;
Qrr = 0,610-6 C;
T = 150 C 50 C = 100 K
100 K
RthTOT = = 17,06 K/W
5,86W
52
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
T = 150 C 80 C = 70 K
70 K
RthTOT = = 11,94 K/W
5,86W
( 2
Ploss = I rms Rds ( on ) )
+ (Qg Vg f )
Q
+ oss Vin f + (Qrr Vin f ) (2.2.25)
2
*disipado principalmente en Q1.
El ciclo de trabajo del segundo transistor ser del 66 %, por tanto tendr una
resistencia trmica final de:
T = 150 C 50 C = 100 K
53
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
100 K
RthTOT = = 23,47 K/W
4,26W
T = 150 C 80 C = 70 K
70 K
RthTOT = = 16,43 K/W
4,26W
Para el clculo del disipador del diodo se a seguido el mismo criterio que
para el clculo de los anteriores componentes, calculando en primer lugar la potencia
disipada estimada.
PDIODO = 9,06 W
54
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
T = 150 C 50 C = 100 K
100 K
RthTOT = = 11,04 K/W
9,06W
T = 150 C 80 C = 70 K
70 K
RthTOT = = 7,73 K/W
9,06W
2.2.6.4. Resumen
55
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
56
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
iL Ts 2,52010 6
C> = ; (2.2.28)
8v 814010 3
C > 44,64 F
1
v = reatringulo (2.2.29)
C
1 bh 1 1010 6 s2,5 A
v = = = 2,26 mV
C 2 5516,110 6 F 2
57
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
mucho menor a los 140 mV del 1%, estos 2,26 mV corresponden a un 0,016% de
rizado respecto a los 14 V de salida. Este valor resulta ms que aceptable.
Datos:
Esta diferencia de tensin viene dada por la cada del diodo en conduccin (1 V).
I FSM 1A
QRR trr = 4ns = 2nC (2.2.30)
2 2
Entonces:
QG + QRR
CBS = (2.2.31)
VBS1 VBS 2
CBS = 202 nF
58
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
59
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
2.2.8. Control
vCA VS f S L
GCA = = (2.2.32)
v RS VoRS
60
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
vCA 5500004010 6
GCA = = = 35 (31dB)
vRS 140,02
RF /RI = 35
v RS RS VIN
= (2.2.33)
vCA VS RS
y que:
RS VIN VS f S L
=1 (2.2.34)
VS 2 f C L VoRS
f S VIN f
fC = = S (2.2.35)
2 Vo 2 D
Habiendo limitado la ganancia en ec.2.2.46, la frecuencia de corte nunca ser
menor que una sexta parte de la frecuencia de conmutacin.
1
= 100002 (2.2.36)
RF C FZ
CFZ = 454,7 pF
61
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
C FP + C FZ
= 2 50000 (2.2.37)
RF C FP C FZ
CFP = 113,7 pF
El diseo del control del lazo de tensin corresponde al circuito del interior
de la elipse.
62
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
ws
wc = (2.2.38)
nD'
D max
n= (2.2.39)
1 D max
donde se permite un ciclo de trabajo mximo de
Vo 14
D max = = = 0,424 (2.2.40)
Vinmin 33
n = 0,736
finalmente la frecuencia del polo es igual a:
wc =(2)32,40 kHz
v
Ac = (2.2.41)
vc
1
Ac = Acm (2.2.42)
1 + s 1 + s
w w
p c
63
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
donde:
wL
c || RL
1 D
Acm = nD' (2.2.43)
Rf
sustituyendo valores:
w p = (2) 36 Hz
T = A1 Ac (2.2.45)
wvc = Tm w p (2.2.47)
64
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
El valor de A1m debe ser elegido tal que el cruce ocurra antes que el polo wc ,
porque de la otra manera el margen de fase sera demasiado pequeo. Obviamente,
uno desea situar la frecuencia de cruce tan alta como sea posible para conseguir el
mayor ancho de banda.
El valor de fvc se elige sobre un tercio de la frecuencia del polo fc =32400 Hz,
es decir fvc =10800 Hz. El margen de fase resultante de la ganancia de lazo de tensin
es 180 menos la suma de las contribuciones de retraso debido a los polos en fp y fc:
10800 10800
M = 180 tan 1 + tan 1 (2.2.48)
36 32400
M = 71.75
w
A1 = A1m 1 + 1 . (2.2.49)
s
A1m = Ra / Rb (2.2.50)
1
w1 = (2.2.51)
C a Ra
65
Convertidor Reductor con Rectificacin Sncrona Memoria de Clculo
7,48=Ra/Rb;
1 1
Ca = = 20 nF
w1 Ra 2 11712.844k
Para los valores de las resistencias se han elegido dos potencimetros para su
posterior ajuste de 100 k y 1000 k respectivamente. Para el condensador, el valor
comercial es de 22 nF.
66
3 MEDIDAS EN EL LABORATORIO
67
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
3. MEDIDAS EN EL LABORATORIO.........................................69
68
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
3. Medidas en el Laboratorio
P = RI 2 (3.1.1)
P = 0,0215 2 = 4,5 W
En las mismas condiciones, pero esta vez con el diodo SCHOTTKY, teniendo
ste una cada de tensin en conduccin de 0,7 V:
P = V I (3.1.2)
P = 0,715 = 10,5 W
Las medidas se han hecho en lazo abierto utilizando el diseo para este caso que
se puede observar en plano del esquemtico n6, Regulador PWM. Para ello, el ajuste del
ciclo de trabajo se har manualmente mediante el potencimetro R57, que acta variando
69
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
la tensin que se compara con la rampa generada por el regulador PWM (UC3526), con el
fin de ajustar la tensin de salida del convertidor a 14 V (tensin nominal de salida).
V 2 14 2
Pout ( 50%) = = = 89,09 W (3.1.3)
R 2,2
V 2 14 2
Pout (100%) = = = 178,18 W (3.1.4)
R 1,1
As que se deber hacer uso de cada uno de estos dos valores para el clculo del
rendimiento dependiendo de la carga que se est usando. La frmula para calcular el
rendimiento es la comentada en la Memoria Descriptiva del presente proyecto:
Pout
= (1.1.1)
Pin
70
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
71
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
72
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Los cambios que se han hecho para conseguir esto han sido:
Estas mejoras han influido tambin en el rendimiento del sistema tal y como se
observa a continuacin. Las siguientes tablas han sido construidas exactamente de la
misma forma que las dos anteriores, obteniendo los siguientes cambios:
73
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
74
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
75
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
76
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
3.4. RIZADOS
3.4.1. Rizados en Vo
Para hacer el estudio de los rizados en la tensin de salida se ha hecho una tabla
comparativa de los tres modos de funcionamiento en todo el margen de tensin de entrada
al 50 y al 100 % de la carga.
Tabla 3.6. Valores obtenidos del rizado en la tensin de salida del convertidor en los tres
modos de funcionamiento al 50 y 100 % de la carga con Vo = 14 V.
77
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Como nota aclaratoria, los valores presentes en la tabla 3.6 son valores de
tensin de salida pico-a-pico, esos picos de tensin son los restos del ruido producido por
la propia conmutacin filtrados por el filtro de salida. Tericamente no se haban previsto
y por tanto superan los 140 mV exigido por las especificaciones de este proyecto. Este
efecto puede ser debido a :
78
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
79
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
80
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
81
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Se observa una pequea diferencia de unos 0,4 V de tensin entre los casos
dependiendo de la carga, ya que la corriente de entrada aumenta en un 50 %. Este
incremento de corriente influye en ambos reguladores, causa de ese ligero aumento de
tensin.
82
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
En las primeras fases del estudio del convertidor se capturaron grficas en las
que se observaban que el convertidor no arrancaba de una manera suave, con picos de
corriente y discontinuidad en la conmutacin de los MOSFETs.
83
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Esta captura con gran escala de tiempo muestra que el sistema tarda unos 9 ms
desde el arranque hasta que llega a estabilizarse.
84
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Cabe decir que el sistema es mas lento (unos 130 ms hasta alcanzar los 14 V a la
salida) en comparacin con el arranque inicial comentado en la Vista General de este
apartado, ya que al disponer de condensadores de valor bastante ms elevado de los
originales, la constante de tiempo del sistema tambin aumenta.
85
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
86
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
87
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
88
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
En cuanto a rapidez, puede verse que es tan lento como el modo sncrono sin
diodo en antiparalelo. Y el sobre-pico de corriente se ha disminuido a 8 A, es decir, el
89
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
sistema configurado en este modo no necesita tanta corriente en su entrada para empezar
a funcionar.
90
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
91
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
existe entre la seal original del regulador PWM y la seal de disparo de los MOSFETs
generada por el driver IR2110.
Observndose una mejora notable en los picos en la parte alta y baja de la seal,
obteniendo los valores de 3 y 2 V pico-pico respectivamente.
92
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
3.6.2. Conmutacin
LO
HO
Los MOSFETs se activan cuando estas seales estn a nivel alto. Se observa que
existe un conflicto entre las dos seales, ya que cuando LO (canal 1) se est desactivando,
y HO (canal 2) se activa, mientras se est cargando el condensador de puerta del
MOSFET de lado alto (primera pendiente del canal 2), LO vuelve a subir incluso a ms
nivel que su propio valor de nivel alto. Lo que suele provocar este efecto es cortocircuitar
los dos MOSFETs siendo peligroso para su de vida, aunque se haya configurado en
tiempomuerto a 700 ns, tal y como se puede observar en la grfica (tiempo entre los dos
niveles en alto).
93
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
HO LO
94
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
HO LO
95
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
96
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Cabe decir que la medida del sensado, se ha hecho despus del filtro, por eso los
cantos de la onda estn ms atenuados que los de la onda original de la fig.3.6.6.
97
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Figura 3.6.8: Corriente absorbida por un condensador electroltico de 1200 F del filtro
de entrada.
98
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
99
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Figura 3.6.10: Corriente absorbida por el condensador electroltico de 3300 F del filtro
de salida.
100
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
Figura 3.6.11: Corriente absorbida por un condensador cermico multicapa de 3,3 F del
filtro de salida.
Se puede afirmar segn la grfica, que el rizado de corriente absorbida por cada
uno de los 5 condensadores cermicos multicapa son pulsos a la frecuencia de
conmutacin (50 kHz) que a su vez contienen rizados a frecuencias superiores, unos 300
kHz.
101
Convertidor Reductor con Rectificacin Sncrona Medidas en el Laboratorio
102
4 PLANOS
103
5 4 3 2 1
D 1k D
2
D13 Isense
1 3
MBR360 R29
C8
10nF
R8 R9
10 10
NTH 12
T3
Q5
MOSFET N L1
42V_Side 40u 14V_Side
J5
TRANSFORMER
C5 C4 C3 C7 C6 C17 C1 C2 1 C18 C20 C21 C22 C23 C24 VCC
D15
2
C + + + + + + Q4
D2 N CON2
MOSFET
+ +
3.3uF 3.3uF 3.3uF 3.3uF 3.3uF
C
1200uF 1200uF 1200uF 1200uF 1200uF 1200uF 22uF 22uF 2200uF 3300uF 1N4148
PBYR20100
Ho R5
8
100k
R16 Dz
LOAD D9
BUCK R17
5.6
J4
B 1
B
2
CON2
Lo R6
8
100k
R7 Dz
D11
A A
Title
PLANTA
Size Document Number Rev
A4 001 0
Date: AGOSTO 2002 Sheet 1 of 7
5 4 3 2 1
5 4 3 2 1
D D
PWM
C VCC1 C
R24
2
R26 10k
U14
1 3
1 IN1A1 Vcc 14
100 2 13
C39 R25 IN2A1 IN1A3
3 OUTA1 IN2A3 12
2
0.1nF R27 10k 4 11 + C43
OUTA2OUTA3 1uF
1 3 5 IN1A2 OUTA4 10 Hin
6 IN2A2 IN1A4 9
100 7 8
Vss IN2A4
4001B
C40
0.1nF
B B
Lin
Generador de dead-time
A A
Title
GENERADOR DE DEAD-TIME
Size Document Number Rev
A4 002 0
Date: AGOSTO 2002 Sheet 2 of 7
5 4 3 2 1
5 4 3 2 1
D D
C C
U9
42V_Side BDX33C D14 VCC
1 2
1N4148
1800 1W
R28
R31 3
B Regulador de tensin B
A A
Title
REGULADOR DE TENSIN
Size Document Number Rev
A4 003 0
D D
C U6 VCC1
C
VCC BDX53 R20 C37
1 2
0.5 1W
C36 U5 R21 1uF
1uF 1 14
nc1 nc3 8k2
2 ILIM FREQ 13
3 C38
3 ISENSE +Vs 12
4 INV Vc 11
5 NINV Vo 10
6 Vref Vz 9
7 8 100pF R22
-Vs nc2
R23 LM723 12k
10k
Vref(7.1V)
B B
A A
Title
REGULADOR DE PRECISIN
Size Document Number Rev
A4 004 0
D D
VCC1
D8
C C9 C10
C
1N4148 C11
1uF 1uF
200nF
U18 IR 2110
8 nc2 VB 6
Hin 9 7 Ho
Vdd HO
10 HIN VS 5
11 4 LOAD
Lin SD nc1
Vcc 3
12 LIN LO 1
Lo
Vss
14 nc3 COM 2
13
D10
MBR360
B B
DRIVER
A A
Title
DRIVER
Size Document Number Rev
A4 005 0
D D
Lazo abierto
R54 R55
CONTROL DE CORRIENTE 1k 1k
C C
2
Isense
1 3
R50
5k C28 VCC1 C34 1uF
454pF +e U19
1 +E Vin 17
R51 2 C26 10nF
-E
3 COMP Css 4
1
C29 47k 7 5
113pF +CS RST
6 -CS OUTB 16
2 R18 13 47k
OUTA
2
1K 15 8
PWM GND SD R53
RT 9 1 3
14 VC CT 10
11 C25
RD
12 18
3
1k 100nF
1K
2
REGULADOR PWM
3
Lazo abierto
A A
Title
REGULADOR PWM
Size Document Number Rev
A4 006 0
D D
C C
2
R52
1 3
1
R11 1000k
90.9k VCC1 220nF
C32
2
14V_Side
U20
1 1 1OUT VDD+ 8 C31
2 1IN- 2OUT 7
R12 2 3 6 22nF
3
1IN+ 2IN-
4 GND 2IN+ 5
1k C30
1nF TLC2272 +e
Vref(7.1V) C33
3
B B
220nF
CONTROL DE TENSIN
A A
Title
CONTROL DE TENSIN
Size Document Number Rev
A4 007 0
111
Convertidor Reductor con Rectificacin Planos
112
Convertidor Reductor con Rectificacin Planos
113
5 PRESUPUESTO
114
Convertidor Reductor con Rectificacin Sncrona Presupuesto
NDICE PRESUPUESTO
5. PRESUPUESTO.......................................................................................116
115
Convertidor Reductor con Rectificacin Sncrona Presupuesto
5 Presupuesto
5.1. AMIDAMIENTOS
116
Convertidor Reductor con Rectificacin Sncrona Presupuesto
117
Convertidor Reductor con Rectificacin Sncrona Presupuesto
118
Convertidor Reductor con Rectificacin Sncrona Presupuesto
119
Convertidor Reductor con Rectificacin Sncrona Presupuesto
120
Convertidor Reductor con Rectificacin Sncrona Presupuesto
121
Convertidor Reductor con Rectificacin Sncrona Presupuesto
122
Convertidor Reductor con Rectificacin Sncrona Presupuesto
123
Convertidor Reductor con Rectificacin Sncrona Presupuesto
124
6 PLIEGO DE CONDICIONES
125
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
6. PLIEGO DE CONDICIONES.............................................127
126
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
6 Pliego de Condiciones
127
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
Todas estas partes que en su conjunto forman la obra, tendrn que ser
ejecutadas por montadores que se sometern a las normas y reglas que la comunidad
autnoma, pas o bien comunidades internacionales tengan previstas para este tipo de
montajes, no hacindose responsable el proyectista de los desperfectos ocasionados
por su incumplimiento.
128
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
Tensin de entrada 33 a 58 V
Tensin de salida 14 V
Carga 1,1 (resistiva)
Frecuencia de conmutacin 50 kHz
Rizado de tensin mximo en la salida 140 mV
129
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
130
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
El circuito de la obra se realizar sobre una placa de vidrio de doble cara con
presensibilizacin positiva.
131
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
132
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
1.- Los materiales y aparatos para realizar la placa de circuito impreso son: insoladora
(o lmpara de luz actnica), revelador (o en su defecto disolucin de sosa custica y
agua, atacador rpido que se puede sustituir por una disolucin con la siguiente
composicin: 33% de HCL, 33% de agua oxigenada de 110 volmenes y 33% de
agua destilada), y por ltimo se necesitan las placas de circuito impreso de material
fotosensible positivo de doble cara y fibra de vidrio.
2.- La forma de operar ser la siguiente: en primer lugar se efectuar una copia de dos
planos de la placa (cara componentes y cara de soldadura) en papel de acetato.
Posteriormente se unirn las dos copias procurando la correspondencia entre las pistas
de las dos caras, dejando una ranura sin unir por donde se introducir la placa.
4.- Una vez acabada la exposicin, se retira la placa y se coloca dentro del lquido
revelador, el tiempo de atacado de revelado depende del fabricante de la placa de
circuito impreso, quien indicar cual es el ms adecuado. De todas formas, el proceso
puede darse por finalizado cuando las pistas se vean ntidamente y el resto de la
superficie se aprecie libre de cualquier sustancia fotosensible (se observa el cobre
limpio).
Cuando la placa ya est revelada se limpia con agua, que producir una
parada del proceso de revelado y ya se puede pasar al atacado: donde se sumerge la
placa en el atacador rpido o en la disolucin y se observa como desaparece el cobre
que no conforma el trazado de las pistas.
Una vez haya desaparecido toda la superficie de cobre que no conforma las
pistas se secar la placa del atacador y se limpiar para finalizar el proceso de
atacado.
5.- Finalmente se limpia la emulsin fotosensible que recubre las pistas (y que
impedir la soldadura) con alcohol o bien con acetato.
6.- Se realizarn los agujeros para soldar los terminales y despus se sueldan.
133
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
134
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
135
Convertidor Reductor con Rectificacin Sncrona Pliego de Condiciones
6.5. CONCLUSIONES.
136
7 ANEXOS
137
UC1526
UC2526
UC3526
BLOCK DIAGRAM
6/93
UC1526
UC2526
UC3526
ABSOLUTE MAXIMUM RATINGS (Note 1, 2) RECOMMENDED OPERATING CONDITIONS (Note 3)
Input Voltage (+VIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +40V Input Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +8V to +35V
Collector Supply Voltage (+VC) . . . . . . . . . . . . . . . . . . . . . +40V Collector Supply Voltage . . . . . . . . . . . . . . . . . . . +4.5V to +35V
Logic Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V to +5.5V Sink/Source Load Current (each output) . . . . . . . . . 0 to 100mA
Analog Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V to +VIN Reference Load Current . . . . . . . . . . . . . . . . . . . . . . 0 to 20mA
Source/Sink Load Current (each output) . . . . . . . . . . . . . 200mA Oscillator Frequency Range . . . . . . . . . . . . . . . . 1Hz to 400kHz
Reference Load Current . . . . . . . . . . . . . . . . . . . . . . . . . . . 50mA Oscillator Timing Resistor . . . . . . . . . . . . . . . . . . . 2k to 150k
Logic Sink Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15mA Oscillator Timing Capacitor . . . . . . . . . . . . . . . . . . . 1nF to 20F
Power Dissipation at TA = +25C (Note 2) . . . . . . . . . . 1000mW Available Deadtime Range at 40kHz . . . . . . . . . . . . . 3% to 50%
Power Dissipation at TC = +25C (Note 2) . . . . . . . . . . 3000mW Operating Ambient Temperature Range
Operating Junction Temperature . . . . . . . . . . . . . . . . . . +150C UC1526 . . . . . . . . . . . . . . . . . . . . . . . . . . . . -55C to +125C
Storage Temperature Range . . . . . . . . . . . . . . -65C to +150C UC2526 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -25C to +85C
Lead Temperature (soldering, 10 seconds) . . . . . . . . . . +300C UC3526 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0C to +70C
Note 1: Values beyond which damage may occur. Note 3: Range over which the device is functional and
Note 2: Consult packaging section of databook for thermal parameter limits are guaranteed.
limitations and considerations of package.
CONNECTION DIAGRAMS
DIL-18, SOIC-18 (TOP VIEW) PLCC-20, LCC-20 PACKAGE PIN FUNCTION
J or N Package, DW Package (TOP VIEW) FUNCTION PIN
Q and L Packages N/C 1
+Error 2
-Error 3
Comp. 4
CSS _
_____ 5
Reset 6
- Current Sense 7
_________
+ Current Sense 8
Shutdown 9
RTIMING 10
CT 11
RD 12
Sync 13
Output A 14
VC 15
N/C 16
Ground 17
Output B 18
+VIN 19
VREF 20
ELECTRICAL CHARACTERISTICS: +VIN = 15V, and over operating ambient temperature, unless otherwise
specified, TA = TJ.
PARAMETER TEST CONDITIONS UC1526 / UC2526 UC3526 UNITS
MIN TYP MAX MIN TYP MAX
Reference Section (Note 4)
Output Voltage TJ = + 25C 4.95 5.00 5.05 4.90 5.00 5.10 V
Line Regulation +VIN = 8 to 35V 10 20 10 30 mV
Load Regulation IL = 0 to 20mA 10 30 10 50 mV
Temperature Stability Over Operating TJ 15 50 15 50 mV
Total Output Over Recommended 4.90 5.00 5.10 4.85 5.00 5.15 V
Voltage Range Operating Conditions
Short Circuit Current VREF = 0V 25 50 100 25 50 100 mA
Under -Voltage Lockout
_______
RESET Output Voltage VREF = 3.8V 0.2 0.4 0.2 0.4 V
VREF = 4.8V 2.4 4.8 2.4 4.8 V
Note 4: IL = 0mA.
2
UC1526
UC2526
UC3526
ELECTRICAL CHARACTERISTICS: +VIN = 15V, and over operating ambient temperature, unless otherwise
specified, TA = TJ.
PARAMETER TEST CONDITIONS UC1526 / UC2526 UC3526 UNITS
MIN TYP MAX MIN TYP MAX
Oscillator Section (Note 5)
Initial Accuracy TJ = + 25C 3 8 3 8 %
Voltage Stability +VIN = 8 to 35V 0.5 1 0.5 1 %
Temperature Stability Over Operating TJ 7 10 3 5 %
Minimum Frequency , CT = 20
RT = 150k F 1 1 Hz
Maximum Frequency , CT = 1.0nF
RT = 2k 400 400 kHz
Sawtooth Peak Voltage +VIN = 35V 3.0 3.5 3.0 3.5 V
Sawtooth Valley Voltage +VIN = 8V 0.5 1.0 0.5 1.0 V
Error Amplifier Section (Note 6)
Input Offset Voltage RS 2k
2 5 2 10 mV
Input Bias Current -350 -1000 -350 -2000 nA
Input Offset Current 35 100 35 200 nA
DC Open Loop Gain RL 10M
64 72 60 72 dB
HIGH Output Voltage VPIN1-VPIN2 150mV, ISOURCE = 3.6 4.2 3.6 4.2 V
A
100
LOW Output Voltage VPIN2-VPIN1 150mV, ISINK = 100
A 0.2 0.4 0.2 0.4 V
Common Mode Rejection Rs 12k 70 94 70 94 dB
Supply Voltage Rejection +VIN = 12 to 18V 66 80 66 80 dB
PWM Comparator (Note 5)
Minimum Duty Cycle VCOMPENSATION = +0.4V 0 0 %
Maximum Duty Cycle VCOMPENSATION = +3.6V 45 49 45 49 %
Digital Ports (SYNC, SHUTDOWN, and RESET)
HIGH Output Voltage A
ISOURCE =40 2.4 4.0 2.4 4.0 V
LOW Output Voltage ISINK = 3.6mA 0.2 0.4 0.2 0.4 V
HIGH Input Current VIH = +2.4V -125 -200 -125 -200 A
LOW Input Current VIL = +0.4V -225 -360 -225 -360 A
Current LImit Comparator (Note 7)
Sense Voltage RS 50
90 100 110 80 100 120 mV
Input Bias Current -3 -10 -3 -10 A
Soft-Start Section
Error Clamp Voltage RESET = +0.4V 0.1 0.4 0.1 0.4 V
Cs Charging Current RESET =+2.4V 50 100 150 50 100 150 A
Output Drivers (Each Output) (Note 8)
HIGH Output Voltage ISOURCE = 20mA 12.5 13.5 12.5 13.5 V
ISOURCE = 100mA 12 13 12 13 V
LOW Output Voltage ISINK = 20mA 0.2 0.3 0.2 0.3 V
ISINK = 100mA 1.2 2.0 1.2 2.0 V
Collector Leakage VC = 40V 50 150 50 150 A
Rise Time CL = 1000pF 0.3 0.6 0.3 0.6 s
Fall Time CL = 1000pF 0.1 0.2 0.1 0.2 s
Power Consumption (Note 9) ____________
Standby Current SHUTDOWN = +0.4V 18 30 18 30 mA
3
UC1526
UC2526
UC3526
APPLICATIONS INFORMATION
Voltage Reference
The reference regulator of the UC1526 is based on a tem-
perature compensated zener diode. The circuitry is fully
active at supply voltages above +8V, and provides up to
20mA of load current to external circuitry at +5.0V. In sys-
tems where additional current is required, an external
PNP transistor can be used to boost the available current.
A rugged low frequency audio-type transistor should be
used, and lead lengths between the PWM and transistor
should be as short as possible to minimize the risk of os-
cillations. Even so, some types of transistors may require
collector-base capacitance for stability. Up to 1 amp of
load current can be obtained with excellent regulation if Figure 2. Under-Voltage Lockout Schematic
the device selected maintains high current gain.
Soft-Start Circuit
The soft-start circuit protects the power transistors and
rectifier diodes from high current surges during power
supply turn-on. When supply voltage is first applied_______
to the
UC1526, the under-voltage lockout circuit holds RESET
LOW with Q3. Q1 is turned on, which holds the soft-start
capacitor voltage at zero. The second collector of Q1
clamps the output of the error amplifier to ground, guaran-
teeing zero duty cycle at the driver outputs. When _______
the
supply voltage reaches normal operating range, RESET
Figure 1. Extending Reference Output Current will go HIGH. Q1 turns off, allowing the internal 100mA
current source to charge CS. Q2 clamps the error ampli-
Under-Voltage Lockout fier output to 1VBE above the voltage on CS. As the soft-
The under-voltage lockout circuit protects the UC1526 start voltage ramps up to +5V, the duty cycle of the PWM
and the power devices it controls from inadequate supply linearly increases to whatever value the voltage regula-
_______
voltage, If +VIN is too low, the circuit disables the output tion loop requires for an error null.
drivers and holds the RESET pin LOW. This prevents
spurious output pulses while the control circuitry is stabi-
lizing, and holds the soft-start timing capacitor in a dis-
charged state.
The circuit consists of a +1.2V bandgap reference and
comparator circuit which is active when the reference
voltage has risen to 3VBE or +1.8V at 25C. When the ref-
erence voltage rises to approximately +4.4V, _______
the circuit
enables the output drivers and releases the RESET pin,
allowing a normal soft-start. The comparator has 200mV
of hysteresis to minimize oscillation at the trip point.
When +VIN to the PWM is removed and the reference_______
drops to +4.2V, the under-voltage circuit pulls RESET
LOW again. The soft-start capacitor is immediately dis- Figure 3. Soft-Start Circuit Schematic
charged, and the PWM is ready for another soft-start cy-
Digital Control Ports
cle.
The three digital control ports of the UC1526 are bi-direc-
The UC1526 can operate from a +5V supply by connect- tional. Each pin can drive TTL and 5V CMOS logic di-
ing the VREF pin to the +VIN pin and maintaining the sup- rectly, up to a fan-out of 10 low-power Schottky gates.
ply between +4.8 and +5.2V. Each pin can also be directly driven by open-collector
4
UC1526
UC2526
APPLICATIONS INFORMATION (cont.) UC3526
TTL, open-drain CMOS, and open-collector voltage com-
Multiple devices can be synchronized together by pro-
parators; fan-in is equivalent to 1 low-power Schottky
gramming one master unit for the desired frequency and
gate. Each port is normally HIGH; the pin_____ _
is pulled LOW
then sharing its sawtooth and clock waveforms with the
to activate the particular function. Driving SYNC LOW in-
______ are connected to the CT pin
slave units. All CT terminals
____________
itiates a discharge cycle in the oscillator. Pulling
of the master, _____
and _all SYNC terminals are likewise con-
SHUTDOWN LOW _______
immediately inhibits all PWM output
nected to the SYNC pin of the master. Slave RT termi-
pulses. Holding RESET LOW discharges the soft-start nals are left open or connected to VREF. Slave RD
capacitor. The logic threshold is +1.1V at +25C. Noise terminals may be either left open or grounded.
immunity can be gained at the expense of fan-out with an
external 2k pull-up resistor to +5V. Error Amplifier
The error amplifier is a transconductance design, with an
output impedance of 2M . Since all voltage gain takes
place at the output pin, the open-loop gain/frequency
characteristics can be controlled with shunt reactance to
ground. When compensated for unity-gain stability with
100pF, the amplifier has an open-loop pole at 800Hz.
The input connections to the error amplifier are deter-
mined by the polarity of the switching supply output volt-
age. For positive supplies, the common-mode voltage is
+5.0V and the feedback connections in Figure 6A are
used. With negative supplies, the common-mode voltage
Figure 4. Digital Control Port Schematic is ground and the feedback divider is connected between
the negative output and the +5.0V reference voltage, as
Oscillator
shown in Figure 6B.
The oscillator is programmed for frequency and dead time
Output Drivers
with three components: RT, CT and RD. Two waveforms
are generated: a sawtooth waveform at pin 10 for pulse The totem-pole output drivers of the UC1526 are de-
width modulation, and a logic clock at pin 12. The follow- signed to source and sink 100mA continuously and
ing procedure is recommended for choosing timing val- 200mA peak. Loads can be driven either from the output
ues: pins 13 and 16, or from the +VC, as required.
1. With RD = 0 (pin 11 shorted to ground) select values Since the bottom transistor of the totem-pole is allowed to
for RT and CT from Figure 7 to give the desired oscillator saturate, there is a momentary conduction path from the
period. Remember that the frequency at each driver out- +VC terminal to ground during switching. To limit the re-
put is half the oscillator frequency, and the frequency at sulting current spikes a small resistor in series with pin 14
the +VC terminal is the same as the oscillator frequency. is always recommended. The resistor value is deter-
mined by the driver supply voltage, and should be chosen
2. If more dead time is required, select a large value of
for 200mA peak currents.
RD. At 40kHz dead time increases by 400ns/ .
3. Increasing the dead time will cause the oscillator fre-
quency to decrease slightly. Go back and decrease the
value of RT slightly to bring the frequency back to the
nominal design value.
The UC1526 can be synchronized to an external logic
clock by programming the oscillator to free-run at a fre-
quency 10% slower than the sync frequency. A periodic ______
LOW logic pulse approximately 0.5s wide at the SYNC
pin will then lock the oscillator to the external frequency.
Figure 5. Oscillator Connections and Waveforms
5
UC1526
UC2526
UC3526
TYPICAL CHARACTERISTICS
Oscillator Period vs RT and CT
Oscillation Period
6
Data Sheet No. PD60147-L
IR2110/IR2113
HIGH AND LOW SIDE DRIVER
Features Product Summary
Floating channel designed for bootstrap operation
Fully operational to +500V or +600V VOFFSET (IR2110) 500V max.
Tolerant to negative transient voltage (IR2113) 600V max.
dV/dt immune
Gate drive supply range from 10 to 20V IO+/- 2A / 2A
Undervoltage lockout for both channels
Separate logic supply range from 5 to 20V VOUT 10 - 20V
Logic and power ground 5V offset
CMOS Schmitt-triggered inputs with pull-down
ton/off (typ.) 120 & 94 ns
Cycle by cycle edge-triggered shutdown logic Delay Matching 10 ns
Matched propagation delay for both channels
Outputs in phase with inputs
Packages
Description
The IR2110/IR2113 are high voltage, high speed
power MOSFET and IGBT drivers with independent
high and low side referenced output channels. Pro-
prietary HVIC and latch immune CMOS technologies 14 Lead PDIP 14 Lead PDIP
enable ruggedized monolithic construction. Logic in- IR2110/IR2113 w/o Lead 4
puts are compatible with standard CMOS or LSTTL IR2110-1/IR2113-1
output. The output drivers feature a high pulse
current buffer stage designed for minimum driver
cross-conduction. Propagation delays are matched
to simplify use in high frequency applications. The
floating channel can be used to drive an N-channel
16 Lead PDIP
power MOSFET or IGBT in the high side configura- w/o leads 4 & 5 16 Lead SOIC
tion which operates up to 500 or 600 volts. IR2110-2/IR2113-2 IR2110S/IR2113S
Typical Connection
up to 500V or 600V
HO
V DD V DD VB
HIN HIN VS
TO
SD SD LOAD
LIN LIN V CC
V SS V SS COM
VCC LO
www.irf.com 1
IR2110/IR2113
Absolute Maximum Ratings
Absolute maximum ratings indicate sustained limits beyond which damage to the device may occur. All voltage param-
eters are absolute voltages referenced to COM. The thermal resistance and power dissipation ratings are measured
under board mounted and still air conditions. Additional information is shown in Figures 28 through 35.
Symbol Definition Min. Max. Units
VB High side floating supply voltage (IR2110) -0.3 525
(IR2113) -0.3 625
VS High side floating supply offset voltage VB - 25 VB + 0.3
VHO High side floating output voltage VS - 0.3 VB + 0.3
VCC Low side fixed supply voltage -0.3 25
V
VLO Low side output voltage -0.3 VCC + 0.3
VDD Logic supply voltage -0.3 VSS + 25
VSS Logic supply offset voltage VCC - 25 VCC + 0.3
VIN Logic input voltage (HIN, LIN & SD) VSS - 0.3 VDD + 0.3
dVs/dt Allowable offset supply voltage transient (figure 2) 50 V/ns
PD Package power dissipation @ TA +25C (14 lead DIP) 1.6
(14 lead DIP w/o lead 4) 1.5
W
(16 lead DIP w/o leads 4 & 5) 1.6
(16 lead SOIC) 1.25
RTHJA Thermal resistance, junction to ambient (14 lead DIP) 75
(14 lead DIP w/o lead 4) 85
C/W
(16 lead DIP w/o leads 4 & 5) 75
(16lLead SOIC) 100
TJ Junction temperature 150
TS Storage temperature -55 150 C
TL Lead temperature (soldering, 10 seconds) 300
SD
VCC
UV
DETECT
VDD /VCC
LIN LEVEL LO
S SHIFT
R Q DELAY
VSS COM
Lead Definitions
Symbol Description
VDD Logic supply
HIN Logic input for high side gate driver output (HO), in phase
SD Logic input for shutdown
LIN Logic input for low side gate driver output (LO), in phase
VSS Logic ground
VB High side floating supply
HO High side gate drive output
VS High side floating supply return
VCC Low side supply
LO Low side gate drive output
COM Low side return
Lead Assignments
14 Lead PDIP 14 Lead PDIP w/o Lead 4 16 Lead PDIP w/o Leads 4 & 5 16 Lead SOIC (Wide Body)
IR2110/IR2113 IR2110-1/IR2113-1 IR2110-2/IR2113-2 IR2110S/IR2113S
Part Number
4 www.irf.com
STP75NE75
STP75NE75FP
N - CHANNEL 75V - 0.01 - 75A TO-220/TO-220FP
STripFET POWER MOSFET
TYPE V DSS R DS(on) ID
STP75NE75 75 V < 0.013 75 A
STP75NE75FP 75 V < 0.013 40 A
TYPICAL RDS(on) = 0.01
EXCEPTIONAL dv/dt CAPABILITY
100% AVALANCHE TESTED
APPLICATION ORIENTED
CHARACTERIZATION
3 3
2 2
DESCRIPTION 1 1
This Power MOSFET is the latest development of
STMicroelectronics unique Single Feature TO-220 TO-220FP
Size strip-based process. The resulting transi-
stor shows extremely high packing density for low
on-resistance, rugged avalanche characteristics
and less critical alignment steps therefore a re-
markable manufacturing reproducibility.
INTERNAL SCHEMATIC DIAGRAM
APPLICATIONS
SOLENOID AND RELAY DRIVERS
DC-DC CONVERTERS
AUTOMOTIVE ENVIRONMENT
THERMAL DATA
TO-220 TO-220FP
o
R thj -case Thermal Resistance Junction-case Max 0.94 2.7 C/W
o
R thj -amb Thermal Resistance Junction-ambient Max 62.5 C/W
o
R thc-sink Thermal Resistance Case-sink Typ 0.5 C/W
o
Tl Maximum Lead Temperature F or Soldering Purpose 300 C
AVALANCHE CHARACTERISTICS
Symbo l Parameter Max Value Unit
IAR Avalanche Current, Repetitive or Not-Repetitive 75 A
(pulse width limited by Tj max)
E AS Single Pulse Avalanche Energy 200 mJ
(starting Tj = 25 o C, ID = IAR , V DD = 30V)
ON ()
Symbo l Parameter Test Con ditions Min. Typ. Max. Unit
V GS(th) Gate Threshold Voltage V DS = V GS ID = 250 A 2 3 4 V
R DS(on) Static Drain-source On V GS = 10V ID = 37.5 A 0.01 0.013
Resistance
I D(o n) On State Drain Current V DS > ID(o n) x R DS(on )ma x 75 A
V GS = 10 V
DYNAMIC
Symbo l Parameter Test Con ditions Min. Typ. Max. Unit
g f s () Forward V DS > ID(o n) x R DS(on )ma x I D =37.5 A 40 S
Transconductance
C iss Input Capacitance V DS = 25 V f = 1 MHz V GS = 0 5300 pF
C os s Output Capacitance 850 pF
C rss Reverse Transfer 310 pF
Capacitance
2/9
STP75NE75/FP
SWITCHING OFF
Symbo l Parameter Test Con ditions Min. Typ. Max. Unit
t d(of f) Turn-off Delay T ime V DD = 40 V I D = 40 A 150 ns
tf Fall T ime R G = 4.7 V GS = 10 V 45 ns
(Resistive Load, see fig. 3)
tr (Voff) Off-voltage Rise T ime V clamp = 60 V I D = 75 A 35 ns
tf Fall T ime R G = 4.7 V GS = 4.5 V 60 ns
tc Cross-over Time (Induct ive Load, see fig. 5) 100 ns
Safe Operating Area for TO-220 Safe Operating Area for TO-220FP
3/9
STP75NE75/FP
4/9
LM723
BLOCK DIAGRAM
ORDER CODES
Type Plastic DIP-14 SO-14
LM723 LM723N
LM723C LM723CN LM723CD
Vi = 12V
Vo = 5V
Io = 1mA
R1/R2 10K
2/12
LM723
ELECTRICAL CHARACTERISTICS FOR LM723 (refer to the test circuits, Tamb = 25 oC,
unless otherwise specified)
Symbol Parameter Test Conditions Min. Typ. Max. Unit
V o/V i Line Regulation Vi = 12 to 15V 0.01 0.1 %
Vi = 12 to 40V 0.02 0.2 %
o o
Vi = 12 to 15V -55 C Tamb 125 C 0.3 %
Vo /V o Load Regulation Io = 1 to 50 mA 0.03 0.15 %
o o
Io = 1 to 10 mA -55 C Tamb 125 C 0.6 %
V REF Reference Voltage Iref = 160 A 6.95 7.15 7.35 V
SVR Supply Voltage Rejection f = 100 Hz to 10 KHz Cref = 0 74 dB
f = 100 Hz to 10 KHz Cref = 5 F 86 dB
V o /T Output Voltage Drift 150 ppm/ oC
I sc Output Current Limit Rsc = 10 Vo = 0 65 mA
Vi Input Voltage Range 9.5 40 V
Vo Output Voltage Range 2 37 V
V o -V i 3 38 V
Id Quiescent Current Vi = 30 V Io = 0 mA 2.3 5 mA
ELECTRICAL CHARACTERISTICS FOR LM723C (refer to the test circuits, Tamb = 25 oC,
unless otherwise specified)
Symbol Parameter Test Conditions Min. Typ. Max. Unit
V o/V i Line Regulation Vi = 12 to 15V 0.01 0.1 %
Vi = 12 to 40V 0.1 0.5 %
Vi = 12 to 15V 0oC Tamb 70oC 0.3 %
Vo /V o Load Regulation Io = 1 to 50 mA 0.03 0.2 %
o o
Io = 1 to 10 mA 0 C Tamb 70 C 0.6 %
V REF Reference Voltage Iref = 160 A 6.8 7.15 7.5 V
SVR Supply Voltage Rejection f = 100 Hz to 10 KHz Cref = 0 74 dB
f = 100 Hz to 10 KHz Cref = 5 F 86 dB
V o /T Output Voltage Drift 150 ppm/ oC
I sc Output Current Limit Rsc = 10 Vo = 0 65 mA
Vi Input Voltage Range 9.5 40 V
Vo Output Voltage Range 2 37 V
V o -V i 3 38 V
Id Quiescent Current Vi = 30 V Io = 0 mA 2.3 4 mA
3/12
LM723
Figure 1 : Maximum Output Current vs. Voltage Figure 2 : Current Limiting Characteristics.
Drop.
Figure 5 : Load Regulation Characteristics with Figure 6 : Load Regulation Characteristics with
Current Limiting. Current Limiting
4/12
LM723
Figure 7 : Line Regulation vs. Voltage Drop. Figure 8 : Load Regulation vs. Voltage Drop.
Figure 9 : Quiescent Drain Current vs. Input Figure 10 : Line Transient Response.
Voltage.
5/12
LM723
6/12
LM723
R1 R2 R1 R2
Note; R3 = for minimum temperature drift. Note; R3 = for minimum temperature drift.
R1 + R2 R1 + R2
R3 may be eliminated for minimum component count. R3 may be eliminated for minimum component count.
Typical performance Typical performance
Regulated Output Voltage.......................... ................. .........5V Regulated Output Voltage......................... ................. ........ 15V
Line Regulation (Vi = 3V) ......................... ................. ...0.5mV Line Regulation (Vi = 3V).............. ................. .............. 1.5mV
Load Regulation (IO = 50mA) ................... ................. ... 1.5mV Load Regulation (IO = 50mA).................. ................. .... 4.5mV
7/12
LM723
8/12
LM723
Typical performance
Regulated Output Voltage .................... ............... ................5 V
Line Regulation (Vi = 10 V)................. ............... .............2 mV
Load Regulation (IO = 100 mA) ............... ................. ......5 mV
9/12