Universidad de Santiago de Chile 1

Facultad de Ingeniera

CAPITULO 10
BUSES
10.1. INTERFACES INTERNAS DE LOS SISTEMAS
Todos los componentes de un sistema digital dado, tal como una computadora, se interconectan
mediante buses, que sirven como rutas de comunicacin. Fsicamente, un bus es un conjunto de
conductores que sirven para interconectar dos o ms componentes funcionales de un sistema o
varios sistemas. Elctricamente, un bus es una coleccin de seales y de niveles de tensin y/o
de corriente especficos que permiten a los distintos dispositivos conectados al bus trabajar
juntos correctamente.

Buses multiplexados bsicos

Muchos sistemas digitales, como las computadoras, estn basados en microprocesadores. En

tales sistemas, el microprocesador controla y se comunica con otros dispositivos, tales como

memorias y dispositivos de entrada/salida (E/S), por medido de una estructura interna de buses,
como se indica en la Figura 13.33.

Un bus se mutliplexa para que cualquiera de los dispositivos conectados a l pueda enviar o
recibir datos desde o hacia uno de los dems dispositivos. A menudo, un dispositivo que enva
datos se denomina fuente y uno que recibe datos se denomina aceptor. En cualquier instante
determinado, slo hay una fuente activa. Por ejemplo, la RAM puede enviar datos a la interfaz de
entrada/salida (E/S) bajo el control del microprocesador.

Seales del bus

Con el control sncrono del bus, el microprocesador usualmente genera todas las seales de
temporizacin y control. Luego, los dems dispositivos sincronizan sus operaciones con las
seales de temporizacin y de control. Con el control asncrono del bus, las seales de
temporizacin y de control son generadas conjuntamente por una fuente y un aceptor. El proceso
de establecimiento conjunto de la comunicacin se denomina negociacin (handshaking). En la
Figura 13.34 se muestra un sencillo ejemplo de una secuencia de negociacin.

Una importante funcin de control es el arbitraje del bus. El arbitraje evita que dos fuentes
intenten utilizar el bus al mismo tiempo.

JGL
Universidad de Santiago de Chile 2
Facultad de Ingeniera

Conexin de dispositivos a un bus

Normalmente, se emplean excitadores triestado para conectar las salidas de un dispositivo fuente
a un bus. Usualmente, hay ms de una fuente conectada al bus, pero slo una de ellas puede
acceder en cada instante determinado. Las restantes fuentes deben estar desconectadas del bus
para evitar una contienda de bus.

Los circuitos triestado se usan para conectar una fuente al bus o para desconectada, como se
muestra en la Figura 13.35(a), en el caso de dos fuentes. La entrada de seleccin se utiliza para
conectar la fuente A o la fuente B al bus, pero no ambas a un mismo tiempo. Cuando la entrada
de seleccin se pone a nivel BAJO, la fuente A se conecta y la fuente B se desconecta. Cuando la
entrada de seleccin se pone a nivel ALTO, la fuente B se conecta y la fuente A se desconecta.
En la parte (b) de la figura se muestra el equivalente mediante interruptores de esta operacin.

Cuando la entrada de habilitacin de un circuito de tres estados no se activa, el dispositivo

se encuentra en estado de alta impedancia (alta-Z) y acta como un interruptor abierto. Muchos
circuitos integrados digitales proporcionan excitadores de tres estados internos para las lneas de
salida. Una salida de tres estados se indica mediante un smbolo , como muestra la Figura
13.36.

JGL
Universidad de Santiago de Chile 3
Facultad de Ingeniera

Funcionamiento del buffer triestado. La Figura 13.37(a) muestra el smbolo lgico para un
buffer triestado no inversor con una entrada de habilitacin activa a nivel ALTO. La parte (b) de
la misma figura muestra el smbolo para otro buffer con una entrada de habilitacin activa a
nivel BAJO.

La operacin bsica de un buffer triestado se puede analizar en trminos de su accin de

conmutacin, ilustrada en la Figura 13.38. Cuando la entrada de habilitacin est activada, la
puerta opera como un circuito normal no inversor. Es decir, la salida est a nivel ALTO cuando
la entrada est a nivel ALTO, y estar a nivel BAJO cuando la entrada est a nivel BAJO, como
se muestra en las partes (a) y (b) de la figura, respectivamente. Los niveles ALTO y BAJO
representan slo dos de los estados posibles. El buffer opera en su tercer estado cuando la
entrada de habilitacin no est activada. En este estado, el circuito acta como un conmutador
abierto, y la salida est completamente desconectada de la entrada, como se muestra en la parte
(c) de la figura. A este estado se le denomina en ocasiones estado de alta impedancia o de alta Z.

Muchos microprocesadores, memorias y otros circuitos integrados tienen buffers triestado

que actan como interfaz con los buses. Tales buffers son necesarios cuando hay dos o ms
dispositivos conectados a un bus comn. Para evitar que los dispositivos interfieran entre s, se
emplean los buffers triestado para desconectar todos los dispositivos, excepto aquellos que se

JGL
Universidad de Santiago de Chile 4
Facultad de Ingeniera

estn comunicando en cada momento determinado,

Contienda de bus

La contienda de bus se produce cuando dos o ms dispositivos intentan colocar en la misma lnea
de bus niveles lgicos opuestos. La forma ms comn de contienda de bus se produce cuando,
antes de que un dispositivo se haya desconectado por completo, otro dispositivo conectado a la
lnea de bus se activa. Generalmente, esto ocurre en los sistemas de memorias cuando se
conmuta del modo lectura al modo escritura o viceversa, y es el resultado de un problema de
temporizacin.

Entradas/salidas multiplexadas

Algunos dispositivos que envan y reciben datos disponen de lneas de entrada y salida
combinadas, que se denominan puertos de E/S, y que deben multiplexarse en el bus de datos. Los
excitadores triestado bidireccionales conectan este tipo de dispositivo con el bus, como se ilustra
en la Figura 13.39(a).

Cada puerto de E/S tiene un par de excitadores triestado. Cuando la lnea SND / RCV
( Send / Re ceive , envo/recepcin) est a nivel BAJO, el excitador triestado superior de cada par
se activa, y el inferior se desactiva. En este estado, el dispositivo funciona como una fuente y
enva los datos al bus. Cuando la lnea SEND / RCV est a nivel ALTO, el excitador triestado
inferior de cada par se activa, de modo que el dispositivo funciona como un aceptor y recibe los
datos del bus. En la Figura 13.39(b) se ilustra este modo de funcionamiento. Existen algunos
dispositivos que realizan la operacin de E/S multiplexada mediante circuitera interna.

JGL
Universidad de Santiago de Chile 5
Facultad de Ingeniera

10.2. BUSES ESTNDAR

Un bus es una" autopista" para las seales digitales; consiste en un conjunto de conexiones
fsicas (pistas de circuito impreso o cables), por las que se desplazan los datos y otras
informaciones desde un lugar a otro. Un bus tambin consiste en un conjunto estndar de
especificaciones que indican las caractersticas y tipos de las seales que pueden viajar a su
travs. Los buses internos interconectan los distintos componentes dentro de un sistema
informtico: procesador, memoria, unidad de disco, tarjetas controladoras y tarjetas de interfaz.
Los buses externos o de E/S permiten transferir seales digitales entre una computadora y el
"mundo exterior" y constituyen la interfaz de la computadora con equipos perifricos (monitor
de vdeo, teclado, ratn e impresora) o con otros equipos que deban ser controlados mediante
una computadora, como puedan ser instrumentos de prueba y medida.

Buses internos

Los buses internos de una computadora transmiten direcciones, datos y seales de control entre
el microprocesador, la memoria cach, la memoria SRAM, la memoria DRAM, las unidades de
disco, las ranuras de expansin y otros dispositivos internos. La mayor parte de las computadoras
personales de hoy en da poseen tres tipos de buses internos: el bus local, el bus PCI y el bus
ISA. La Figura 13.40 muestra la disposicin bsica de los buses en un sistema.

JGL
Universidad de Santiago de Chile 6
Facultad de Ingeniera

Bus local. Este bus conecta directamente el microprocesador a la memoria cach, a la memoria
principal, al coprocesador y al controlador de bus PCI. El bus local es el nico bus interno que se
conecta directamente al microprocesador. Generalmente, este bus incluye los buses de datos, de
direcciones y de control que permiten al microprocesador comunicarse con los otros dispositivos.
El bus local puede considerarse como el bus principal en un sistema informtico. Por ejemplo, el
bus local del Pentium consta de 32 lneas de direccin de memoria, 64 lneas de datos y
numerosas lneas de control.

Bus PCI (Peripheral Control Interconnect, interconexin de control de perifricos). Este bus
sirve para establecer la interfaz entre el microprocesador y una serie de dispositivos externos a
travs de ranuras de expansin (conectores). La interfaz PCI fue desarrollada por Intel y, desde
que fue introducida en 1993, se ha convertido en el bus de interfaz estndar para las
computadoras personales, desplazando a diversos estndares de bus ms antiguos. PCI es un bus
de 64 bits, aunque a menudo se lo implementa como un bus de 32 bits en el que los buses de
direcciones y de datos estn multiplexados. Puede operar a velocidades de reloj de 33 MHz o 66
MHz.

JGL
Universidad de Santiago de Chile 7
Facultad de Ingeniera

El bus PCI est aislado del bus local mediante una unidad controladora de bus que acta
como "puente" entre los dos buses. El PCI se considera un bus "secundario" y su reloj es
independiente del reloj del microprocesador. El PCI puede conectar el microprocesador con
dispositivos perifricos, como pueda ser un disco duro, a travs de tarjetas adaptadoras insertadas
en ranuras de expansin. La Figura 13.41 muestra el diagrama de pines de las ranuras utilizadas
para las tarjetas PCI, para la especificacin de 5 V. Existe tambin una versin de 3,3 V, para las
ms modernas tarjetas de expansin CMOS a 3,3 V, as como una versin universal.
La interfaz PCI es compatible con las caractersticas "plug-and-play", que son la capacidad
que tienen ciertas computadoras para configurar de forma automtica las tarjetas de expansin y
otros dispositivos. Esto permite conectar un dispositivo a una computadora sin preocuparse de
configurar conmutadores, cambiar los puentes ni manejar ningn otro elemento de
configuracin. Esto se consigue mediante una memoria de 256 bytes que permite a la
computadora interrogar a la interfaz PCI.

Bus ISA (Industry Standard Architecture, arquitectura estndar de la industria). Este bus de
expansin fue desarrollado por IBM para su computadora personal AT y es el bus estndar en el
que se insertan casi todas las tarjetas de circuito impreso fabricadas antes de 1993. La interfaz
ISA se suele incorporar en las computadoras personales ms recientes como complemento del
bus PCI, para propsitos de compatibilidad descendente. Al final, PCI probablemente acabe
reemplazando por completo a la interfaz ISA.

JGL
Universidad de Santiago de Chile 8
Facultad de Ingeniera

La interfaz ISA tiene un bus de datos de 8 o 16 bits y puede operar a 8,33 MHz. Una
versin ampliada denominada EISA proporciona un bus de datos de 32 bits, pero se ha dejado
prcticamente de utilizar, debido a su baja velocidad, habiendo sido remplazada por el bus PCI.
La ranura ISA est, en realidad, compuesta por un doble conector, como se muestra en la Figura
13.42. El conector superior se utiliza para tarjetas de 8 bits, mientras que la combinacin de los
dos conectores proporciona la capacidad de transferencia de datos a 16 bits.

Buses externos

Los dispositivos externos se conectan a una computadora mediante una interfaz de entrada/salida
(E/S) denominada puerto. Existen dos tipos bsicos de puertos en una computadora, el puerto
serie y el puerto paralelo, y la mayora de las computadoras tienen un puerto paralelo y, al
menos, un puerto serie para conectar modems, impresoras, ratones y otros dispositivos
perifricos.

Un puerto serie se usa para la comunicacin de datos serie, donde slo se transfiere un bit
cada vez. Los modems y los ratones son ejemplos de dispositivos serie tpicos. Algunas veces,
los puertos serie tambin se emplean para conectar la computadora con los equipos de medida y
pruebas. Un puerto paralelo se utiliza para la comunicacin de datos en paralelo, en la que al
menos 1 byte (8 bits) se transfiere cada vez. Actualmente, existen varios estndares de bus en
uso, tanto para los puertos serie como paralelo. A continuacin se describen los ms destacables.

Buses serie para interfaz de E/S

RS-232C. Aprobado por la EIA (Electronic Industries Association) es uno de los estndares ms
antiguos y ms comunes para establecer interfaces serie. El estndar RS-232C tambin se
denomina EIA-232. La mayora de los modems cumplen el estndar EIA-232, y la mayor parte
de las computadoras personales disponen de un puerto RS-232C. El ratn y algunos monitores e
impresoras serie, adems de los modems, se disean para conectarse al puerto RS-232C. El
estndar RS-232C se usa habitualmente para establecer la interfaz entre un equipo terminal de
datos, DTE (Data Terminal Equipment) y un equipo de comunicacin de datos, DCE (Data
Communication Equipment). Por ejemplo, una computadora se clasifica como un DTE y un
modem como un DCE.

El estndar EIA-232 especifica veinticinco lneas de conexin entre un DTE y un DCE que
requieren un conector de veinticinco pines (DB-25), como se muestra en la Figura 13.43. En las
aplicaciones de computadoras personales, no se requieren todas las seales RS-232C.
Normalmente, se emplea un mnimo de tres y un mximo de nueve. Por esta razn, IBM defini
un conector de 9 pines (DB-9) para su intertaz serie.

La Figura 13.44(a) enumera las seales y la asignacin de pines para el conector RS-232C
de 25 pines y, en la parte (b) de la figura, se enumeran las seales y la asignacin de pines
JGL
Universidad de Santiago de Chile 9
Facultad de Ingeniera

correspondientes al conector de 9 pines. Los once pines y seales marcadas en color gris claro en
la parte (a) indican las seales tpicamente utilizadas en las aplicaciones de computadoras
personales. Las tres seales mnimas se han marcado mediante un asterisco (pines 2, 3 y 7).

La longitud mxima de cable especificada para la conexin RS-232C es de apro-

ximadamente 150 metros, con una velocidad de transferencia de datos de 20 kbaudios. Si se
utiliza un cable ms corto, la velocidad en baudios puede ser mayor. La especificacin de la
velocidad de transferencia de datos en baudios y en bits por segundos (bps) no tienen
necesariamente por qu coincidir. La razn de ello es que la velocidad en baudios corresponde a
la terminologa empleada para los modems y se define como el nmero de cambios de la seal
por segundo, lo que denomina velocidad de modulacin. En los modems, algunas veces un
cambio de seal transfiere varios bits de datos. Para velocidades bajas, la tasa de transferencias
en baudios es igual a la medida de bits por segundo pero, a velocidades altas, la tasa de
transferencia en baudios puede ser menor que dicha medida.

Para superar las limitaciones de la interfaz RS-232C, se desarrollaron otros dos estndares:
el RS-422 y el RS-423. Estos nuevos estndares especifican longitudes de cable mucho ms
largas y velocidades de transferencia de datos ms altas bajo determinadas condiciones. Por
ejemplo, tanto el estndar RS-422 como el RS-423 especifican una longitud mxima de cable de
aproximadamente 1.200 metros. La velocidad de transferencia de datos mxima RS-422 es de 10
Mbaudios para un cable de 12 metros y 100 kbaudios para 1.200 metros. Para el estndar RS-
423, la velocidad de transferencia de datos es de 100 kbaudios para 90 metros y 1 kbaudio para
1.200 metros. La interfaz RS-232C contina actualmente siendo la ms comn.

JGL
Universidad de Santiago de Chile 10
Facultad de Ingeniera

IEEE 1394. Es un estndar de bus serie externo relativamente nuevo y muy rpido, que admite
velocidades de transferencia de hasta 400 Mbps y, tpicamente, aunque no exclusivamente, se
emplea para conectar con los perifricos de vdeo y grficos, como las cmaras digitales. El
estndar IEEE 1394 a menudo se denomina FireWire, un nombre registrado por Apple, que fue
quien primero lo desarroll. Otras empresas utilizan otros nombres para describir sus productos
IEEE 1394. IEEE son las siglas de lnstitute oi Electrical and Electronics Engineers (Instituto de
ingenieros elctricos y electrnicos).
Se pueden conectar hasta 63 dispositivos a un bus FireWire, con una tecnologa de cadena
(daisy chain). El cable FireWire consta de seis conductores, dos pares trenzados para datos y dos
para la alimentacin. Este estndar tambin admite la posibilidad de "conexin en caliente", es
decir, la capacidad de aadir o eliminar de dispositivos conectados a una computadora mientras
sta est en funcionamiento.

USB (Universal Serial bus, bus serie universal). Este estndar de bus serie externo
relativamente nuevo puede llegar a reemplazar a la mayora de los estndares de bus serie y
paralelo de velocidad media-baja existentes; quiz la excepcin sea el estndar IEEE 1394, que
se dise para ocupar un hueco distinto en las aplicaciones de alta velocidad y jugar un papel
complementario de USB. El USB proporciona dos velocidades de transferencia de datos, una alta
velocidad de 12 Mbps y una baja velocidad de 1,5 Mbps. Se puede emplear un puerto USB para
conectar hasta 127 dispositivos perifricos y el estndar admite tanto caractersticas plug-and-
play como de conexin en caliente. El cable USB consta de cuatro conductores, dos para datos y
dos para alimentacin, y conecta la computadora a los dispositivos perifricos USB,
pudiendo actuar cualquiera de ellos como concentrador (hub) para establecer la conexin con
otros dispositivos perifricos USE. La Figura 13.45 ilustra un sistema de computadora con
interfaz USE.

Buses paralelo para interfaz de E/S

IEEE 488. Este estndar de bus se emplea hace tiempo y se conoce tambin con el nombre de
bus de interfaz de propsito general (GPIB, General Purpose Interface Bus). Ampliamente
utilizado en aplicaciones de medida y pruebas, fue desarrollado por Hewlett-Packard en los aos
sesenta. El estndar IEEE 488 especifica 24 lneas, que se usan para transferir ocho bits de datos
en paralelo a la vez y proporcionar ocho seales de control, que incluyen tres lneas para el
establecimiento de la comunicacin y cinco lneas para el gobierno del bus. Tambin incluye
ocho lneas de tierra para apantallamiento y para los retornos a masa. Actualmente, la velocidad
de transferencia de datos es de 1 Mbyte/s y se tiene el propsito de incrementarla a 8 Mbytes/s.

Para conectar un equipo de pruebas a una computadora utilizando el bus IEEE 488, se
instala una tarjeta de interfaz en la computadora, que convierte a la computadora en un
controlador del sistema. En una configuracin GPIB tpica, se pueden conectar al controlador del
sistema hasta 14 dispositivos (instrumentos de medida y pruebas). Cuando el controlador del
sistema emite un comando dirigido a dispositivo controlado, con el fin de que ste lleve a cabo
una operacin especfica, como una medida de frecuencia, se dice que el controlador "transmite"
y que el dispositivo controlado "recibe".

Un receptor es un instrumento capaz de recibir datos en una configuracin GPIB cuando el

controlador del sistema (computadora) se dirige a l. Ejemplos de receptores son las impresoras,
monitores, fuentes de alimentacin programables y generadores de seal programables. Un
transmisor es un instrumento capaz de enviar datos a travs del bus GPIB. Ejemplos de
transmisores son los multmetros digitales y los contadores de frecuencia que pueden generar
datos compatibles con el bus. Algunos instrumentos pueden enviar y recibir datos y se
JGL
Universidad de Santiago de Chile 11
Facultad de Ingeniera

denominan transmisores/receptores; ejemplos de ellos son las computadoras, modems y ciertos

instrumentos de medida. El controlador del sistema puede definir a cada uno de los otros
instrumentos que hay conectados al bus como receptores o transmisores, de cara a la
transferencia de datos. Normalmente, el controlador es un transmisor/receptor.

JGL
Universidad de Santiago de Chile 12
Facultad de Ingeniera

En la Figura 13.46 se presenta, como ejemplo, una disposicin tpica GPlB. Las tres
agrupaciones bsicas de seal de bus se muestran como bus de datos, bus de control de
transferencia de datos y bus de gobierno de la interfaz

Las lneas de datos en paralelo se designan como DI/Ol a DI/O8 (entrada/salida de datos).
En esta parte bidireccional del bus se transfiere un byte de datos. Cada byte que se transfiere
requiere una secuencia de negociacin a travs del bus de transferencia. Las tres lneas para la
negociacin, activas a nivel BAJO, indican si los datos son vlidos ( DAV ), si el instrumento
direccionado no est preparado para los datos ( NRFD ) o si los datos no son aceptados ( NDAC ).
Ms de un instrumento puede recibir datos a un mismo tiempo, y es el instrumento ms lento el
que establece la velocidad de transferencia. La figura 13.47 muestra el diagrama de tiempos para
la secuencia de establecimiento de comunicacin GPIB, y la Tabla 13.1 describe las seales para
el establecimiento de la comunicacin.

TABLA 13.1
Seales para el establecimiento de la comunicacin del GPIB.
Nombre Descripcin
DAV Data Valid: Despus de que el transmisor detecta un nivel alto en la lnea NFRD ,
pone esta lnea a nivel BAJO cuando los datos en sus lneas de E/S han sido
establecidos y son vlidos.
NFRD
Not Ready for Data: El receptor pone esta lnea a nivel bajo para indicar que no
est preparado para recibir datos. Un nivel ALTO indica que s est preparado. La
lnea NFRD no pasar a nivel ALTO hasta que todos los receptores direccionados
NDAC estn preparados para recibir datos.

Not Data Accepted: El receptor pone esta lnea a nivel BAJO para indicar que no ha
aceptado los datos. Cuando acepta datos de sus lneas de E/S, desactiva su lnea
NDAC . La lnea NDAC de entrada al transmisor no pasa a nivel ALTO hasta que
todos los receptores han aceptado los datos.

Las cinco seales del bus de gobierno de la interfaz controlan el flujo ordenado de los datos.
La lnea ATN (attention) es supervisada por todos los instrumentos conectados al bus. Cuando la
lnea ATN est activa, el controlador selecciona la operacin de interfaz especfica, designa a los
transmisores y receptores y proporciona un direccionamiento especfico para los receptores.
Cada instrumento diseado segn el estndar GPIB tiene una direccin de identificacin
especfica, usada por el controlador del sistema. La Tabla 13.2 describe las lneas de gobierno de
la interfaz GPIB y sus funciones.
JGL
Universidad de Santiago de Chile 13
Facultad de Ingeniera

TABlA 13.2
Lneas de gobierno del bus GPIB.
Nombre Descripcin
ATN Attention: Hace que todos los dispositivos conectados al bus interpreten los datos
como una direccin o un comando del controlador, y activa la funcin de
establecimiento de la comunicacin.

IFC Interface Clear: Inicializa el bus

SRQ Service Request: Alerta al controlador de que un dispositivo necesita comunicarse.

REN Remote Enable: Habilita a los dispositivos para responder a un control remoto de
programacin.

EOI End or Identify: Indica el ltimo byte de datos que se transfiere.

El GPIB est limitado a una longitud mxima de cable de 15 metros y no puede haber
ms de un dispositivo por metro, con una capacidad de carga mxima de 50 pF por dispositivo.
La limitacin de la longitud de cable se puede superar utilizando modems y extensores de bus.
Un extensor de bus permite conectar el cable de interfaz a los instrumentos que estn separados
por una distancia mayor que la permitida por el GPIB, o comunicarse a larga distancia va
modem-lnea telefnica. En la Figura 13.48 se ilustra el uso de los extensores de bus y/o
modems.

SCSI (Small Computer System Interface, interfaz para sistemas informticos de pequeo
tamao). Se trata de un estndar ampliamente utilizado para conectar computadoras personales y
perifricos. Aunque SCSI es un estndar ANSI (American National Standards Institute, Instituto
nacional de estndares de EEUU), existen diversas variaciones y tipos de conectores, de distintos
fabricantes. Puede ocurrir que un tipo de SCSI no sea compatible con otro tipo. SCSI-l es la
versin con conector de 25 pines que proporciona un bus de datos de 8 bits y admite velocidades
de transferencia de datos de 4 Mbytes/s. A continuacin se enumeran otras versiones del estndar
de bus SCSI:
- SCSI-2. Esta versin es la misma que SCSI-l, pero utiliza un conector de 50 pines y admite
mltiples dispositivos.
JGL
Universidad de Santiago de Chile 14
Facultad de Ingeniera

- Wide SCSI (SCSI ancho). Utiliza un conector ms ancho que el tipo SCSI-2, para admitir
transferencias de datos de 16 bits.
- Fast SCSI (SCSI rpido). Proporciona transferencia de datos de 8 bits, pero admite velocidades
de transferencia de datos de 10 Mbytes/s.
- Fast Wide SCSI. Esta versin permite la transferencia de datos de 16 bit s a 20 Mbytes/s.
- Ultra SCSI. Esta versin transfiere 8 bits de datos a 20 Mbytes/s.
- SCSI-3. Esta versin tiene 16 lneas de datos y funciona a 40 Mbytes/s.
- Ultra SCSI-2. Esta versin transfiere 8 bits a 40 Mbytes/s.
- Wide Ultra SCSI-2. Esta versin proporciona transferencias de datos de 16 bits y opera a 80
Mbytes/s.

Las descripciones de seal para un conector de 25 pines SCSI se proporcionan en la Tabla

13.3, mientras que la configuracin de pines se muestra en la Figura 13.49.

JGL
Universidad de Santiago de Chile 15
Facultad de Ingeniera

10.3. APLICACIN A LOS SISTEMAS DIGITALES

En esta aplicacin a los sistemas digitales, un ADC se aplica a un sistema de posicionamiento

de antena de satlite. Las entradas analgicas que indican la posicin de la antena, elevacin y
azimut, se aplican al ADC, que convierte las posiciones en cdigos digitales que se visualizan en
un display. La antena se puede ajustar remotamente hasta obtener la posicin deseada.

Funcionamiento general del sistema

Se requieren dos posiciones angulares para dirigir correctamente la antena al satlite deseado. El
azimut es un arco de este a oeste (o de norte a sur) paralelo con el horizonte. La elevacin va de
horizonte a horizonte formando un arco vertical. Estos dos movimientos angulares de la antena
se ilustran en la Figura 13.50. Dos motores controlan la antena para colocarla en la posicin
adecuada, uno para el azimut y otro para la elevacin. Tambin hay dos transductores de
posicin (en esta aplicacin, se usan potencimetros como sensores angulares), que generan
tensiones proporcionales a las direcciones actuales de la antena, determinadas por la posicin
angular de los ejes de los motores.

En la Figura 13.51 se presenta un diagrama de bloques bsico del sistema de

posicionamiento de antena. Una de las entradas del multiplexor analgico proviene del
potencimetro del azimut y la otra procede del potencimetro de elevacin. La entrada de
seleccin conmuta alternativamente las dos tensiones analgicas de entrada al ADC, el cual las
convierte en un cdigo digital de 8 bits. Durante un intervalo, la tensin analgica que representa
la posicin actual del azimut se convierte a formato digital y se visualiza en el display. Durante
el siguiente intervalo, la tensin analgica correspondiente a la posicin actual de la elevacin se
convierte a formato digital y se visualiza en el display. La posicin de la antena se fija mediante
los controles de los motores, que pueden situarse alejados de la antena y conectarse a los motores
a travs de un cable. Observando las lecturas de las posiciones de azimut y elevacin, la antena
puede llevarse a la posicin deseada.

El multiplexor analgico

Facilitamos una descripcin general del multiplexor analgico para que pueda familiarizarse con
este tipo de dispositivo antes de abordar su aplicacin dentro del sistema.

En los sistemas de adquisicin de datos en los que las entradas de diferentes fuentes
deben convertirse independientemente a un formato digital para su procesamiento, se utiliza una
tcnica que se denomina multiplexacin. Se emplea un interruptor analgico separado para cada
fuente analgica, como se ilustra en la Figura 13.52 para un sistema de 4 canales. En este tipo de
aplicacin, todas las salidas de los conmutadores analgicos se conectan a un mismo punto para
formar una salida comn, y slo un conmutador puede estar cerrado en un determinado instante
de tiempo. La salida comn de los conmutadores se conecta a la entrada de un amplificador
operacional seguidor de tensin, como se ve en la figura.

JGL
Universidad de Santiago de Chile 16
Facultad de Ingeniera

JGL
Universidad de Santiago de Chile 17
Facultad de Ingeniera

Un buen ejemplo de un circuito integrado multiplexor analgico es el AD9300 presentado

en la Figura 13.53. Este dispositivo est formado por cuatro conmutadores analgicos
controlados por un decodificador de canal. Las entradas A0 y Al determinan cul de los cuatro
conmutadores se activa. Si A0 y A1 estn a nivel BAJO, se selecciona la entrada In1. Si A0 est a
nivel ALTO y A1 est a nivel BAJO, se selecciona la entrada In2. Si A0 est a nivel BAJO y A1
est a nivel ALTO, se selecciona la entrada In3. Si A0 y Al estn a nivel ALTO, se selecciona la
entrada In4. La entrada de habilitacin (enable) controla el conmutador que conecta o desconecta
la salida.

JGL
Universidad de Santiago de Chile 18
Facultad de Ingeniera

El potencimetro

En esta aplicacin, el potencimetro se usa como un transductor de posicin, para convertir la

posicin angular del eje del motor en una tensin continua proporcional a la posicin. El
potencimetro est unido mecnicamente al motor asociado de forma que, a medida que gira el
eje del motor, el cursor (contacto deslizante) del potencimetro se desliza a lo largo del elemento
resistivo. ste se calibra para que el menor ngulo genere la menor tensin. En la Figura 13.54 se
muestra un diagrama simplificado de la construccin bsica y el esquema de la parte (b) indica
los ngulos mnimo y mximo correspondientes a la posicin del cursor.

Funcionamiento bsico de los circuitos analgico-digitales

La Figura 13.55 muestra los circuitos analgico-digitales especficos utilizados en el sistema.

Las tensiones analgicas procedentes de los potencimetros de azimut y elevacin de la antena
se aplican a las dos entradas del multiplexor analgico AD9300. Las otras dos entradas
analgicas no se utilizan y se conectan a tierra. La lgica de temporizacin digital produce una
seal cuadrada que se utiliza como entrada de seleccin, A0. Cuando la seal cuadrada est a
nivel BAJO, se selecciona la entrada 1, In1 y la tensin de azimut se conmuta a la entrada del
ADC. Cuando la seal cuadrada est a nivel ALTO, se selecciona la entrada 2, In2 y la tensin de
elevacin se conmuta a la entrada del ADC. Aunque en esta aplicacin se utiliza el AD673, se
pueden utilizar otros ADC, como por ejemplo el ADCO804.

Cada vez que se presenta una tensin analgica en la entrada del ADC, la lgica de
temporizacin genera un impulso para que el ADC inicie la conversin. Despus de que se
completa la conversin, el ADC pone un nivel BAJO en la lnea de datos preparados dirigida a la
lgica de temporizacin, la cual responde con una confirmacin a travs de la lnea de
habilitacin de datos, ponindola a nivel bajo. Despus, el ADC coloca el cdigo binario de 8
bits en sus salidas. El cronograma se ilustra en la Figura 13.56.

A medida que las tensiones de azimut y elevacin se convierten a cdigo binario de manera
alternativa, la lgica del display almacena cada cdigo en su registro asociado. Despus, el
cdigo binario se convierte a BCD y luego a formato de 7 segmentos para iluminar el display de
tres dgitos. Los displays se actualizan muchas veces por segundo, debido a la operacin de
multiplexacin. La velocidad de actualizacin depende de la frecuencia de la seal cuadrada
utilizada en la entrada de seleccin del multiplexor.
JGL
Universidad de Santiago de Chile 19
Facultad de Ingeniera

JGL