UNIVERSIDAD NACIONAL MAYOR DE SAN

MARCOS

Facultad de Ingeniera Electrnica, Elctrica y

Telecomunicaciones
Laboratorio de Circuitos Digitales - Nro. 1:
Informe previo
Profesor:
Alarcon
Alumno:

Gutierrez Condor, Victor Alfonso 13190267

a)

Para el circuito que se muestra

Explicar el funcionamiento del sumador/restador de 4 bits en complemento a 2

El circuito Sumador/Restador mostrado en la figura tiene una entrada adicional denominada MODO DE
CONTROL (in18). Si esta entrada est en un nivel bajo (0 lgico), las cuatro puertas XOR no tienen efecto
en el dato de las entradas B (el dato pasa a travs de las puertas XOR y no es invertido).
La entrada Cin del primer FA es mantenido en un nivel BAJO, lo cual hace que este primer FA trabaje
como semisumador. Cuando la entrada de Modo de Control est en un nivel alto (1 lgico), las cuatro
XOR actan como inversores.
Se invierte el sustraendo (entradas B). La entrada Cin del primer FA est en un nivel ALTO, lo que es lo
mismo que sumar +1 al sustraendo en complemento a 1. La diferencia (resultado) se puede apreciar en
las salidas
Ejemplo

- 4=0100 complemento a 2: 4=1100

- 3=0011 3=1101
4+3=0100+0011

4-3 = 0100-1101=10001
-4+3=1100+1101=11001
 -4-3=1100+1101=11001

Data sheet 74LS283:

A. Disear una dcada sumadora expandible con exceso a tres.

0111 + 0101 = 01100 + 1101 = 11001

1000 + 01010 = 01101 + 1101 = 11010
 -Disear un COMPARADOR comn para dos nmeros de 4 bits en binario natural =
4 3 2 1 y = 4 3 2 1 usar un solo bloque sumador completo (FA) de 4 bits y puertas
simples.

A=B
A<B
A>B

SOL:

Se hallar la comparacin mediante una resta en complemento a dos

B. Convertir de BCD (2-4-2-1) conocido como AIKEN a BCD natural. Usar un full Adders de
4 bits.

BCD (2-4-2-1)

0 0
0 0
0 0
0 0
0 1
1 0
1 1
1 1
1 1
1 1
0 0
0 1
1 0
1 1
0 0
1 1
0 0
0 1
1 0
1 1
 BCD natural

0 0
0 0
0 0
0 0
0 1
0 1
0 1
0 1
1 0
1 0
0 0
0 1
1 0
1 1
0 0
0 1
1 0
1 1
0 0
0 1

Haremos que nuestro circuito detecte los 1 del bit ms a la izquierda y actu como sumador, el
circuito hace que se le sume (-6) a la entrada para que se convierta en cdigo BCD natural.

Pero si en la entrada se detecta que el bit de la izquierda es 0, entonces el nmero seguir

igual.