Universidad Francisco Jos de Caldas, Vargas Sosa Diego.

Pinto Prez Camilo, Hurfano Robert Camilo 1

Informe de Laboratorio Sumador

Diego Fernando Vargas Sosa, Camilo Alberto Pinto Prez, Robert Camilo Hurfano
Cdigos: 20142007087- 20142007071-2014107087

Universidad Distrital Francisco Jos de Caldas

I. OBJETIVOS. Tabla 1 Tabla de verdad del sumador

Cin x y Cout S
Analizar y comprender el comportamiento
interno de un sumador (conexin de compuertas 0 0 0 0 0
AND y XOR). 0 0 1 0 1
Analizar el comportamiento de un sumador. 0 1 0 0 1
Identificar las caractersticas de un sumador. 0 1 1 1 0
Comprender la estructura y funcionamiento de 1 0 0 0 1
los sumadores 1 0 1 1 0
1 1 0 1 0
II. MATERIALES.
1 1 1 1 1
1.1. 7 Resistencias de 220
1.2. 6 Led Rojo Analizando la tabla 1 a travs de mapas de Karnaugh,
1.3. PSoC uno para Cout y el otro para S se tiene:
1.4. Dip switch
1.5. Protoboard
1.6. Cable para protoboard

III. MARCO TERICO

Como se sabe anteriormente se pueden sumar nmeros Entonces si realizamos su diagrama estructural
binarios de dos formas, la primera de ellas es utilizando quedara de la siguiente manera:
la compuerta OR y la segunda es utilizando la compuerta
XOR. La diferencia existente entre estas es que, mientras
la compuerta OR trabaja con el lgebra booleana la
compuerta XOR trabaja la aritmtica que se maneja
comnmente. Ahora se puede definir la suma que
realiza la compuerta XOR con determinado nmeros de
bits si le agregamos a su tabla de verdad el segundo bit
que antes no se tena en cuenta, este ser llamado carry
de entrada (Cin) y generando as un carry de salida (Cout),
adems de la funcin que ya conocimos que en este caso
se nombrara S, como se observa en la tabla 1

Figura 1 Diagrama estructural de un sumador

Universidad Francisco Jos de Caldas, Vargas Sosa Diego. Pinto Prez Camilo, Hurfano Robert Camilo 2

Esto representara un sumador completo (FA, Full 2 = 2 2 1

Adder), y del cual se tiene la siguiente estructura que se 3 = 3 3 2
utiliza como smbolo para su representacin: 4 = 4 4 3

II. DESCRIPCIN ESTRUCTURAL

El circuito cuenta con 5 salidas de las respectivas sumas

y una salida de carry, teniendo en total 6 salidas.
Cada bit de entrada se estar sujeto al dip swich. Y para
final toda la parte lgica estar dada por la PSoC
previamente programada en Creator 3.3

Figura 2 Smbolo representativo de un sumador

Donde X e Y, cada uno, representa un bit, C0

representa al carry de entrada, Cout el carry de salida y
finalmente S la suma de los bits X, Y con compuerta
XOR.
Figura 4 Representacin estructural con compuertas XOR y NAND
Cabe resaltar que el carry de salida es un bit y en
este caso es el bit ms representativo ya que con l se Por otro lado el sumador tambin puede ser
realiza la unin de ms sumadores en el caso que se representado por su smbolo, de manera que quedara
requieran sumar Xi e Yi (con i =1, 2, 3,4,.., n), por una representacin fsica
ejemplo si se requiere un sumador de 8 bits se tendra un
mximo de X7, Y7 y S7 como se muestra en la Figura 3:

Figura 3 Sumador de 8 bits Figura 5 Representacin fsica

Sumador de la Prctica. III. SIMULACIONES

En la prctica se realizara un sumador de 5 bits el cual
corresponde a la siguiente descripcin funcional

I. DESCRIPCIN FUNCIONAL

= [0 0 + (0 0 )] + [1 1 + 0 (1 1 )]
+ [2 2 + 1 (2 2 )]
+ [3 3 + 2 (3 3 )]
+ [4 4 + 3 (4 4 )]
0 = 0 0 Figura 6 Simulacin con Y=00000 y X=00001 Rta: 000001
1 = 1 1 0
Universidad Francisco Jos de Caldas, Vargas Sosa Diego. Pinto Prez Camilo, Hurfano Robert Camilo 3

Figura 7 Simulacin 2 con X=11111 e Y=11111 Rta: 111110

Figura 11 Simulacin 6 con X=10101 e Y=01010 Rta: 011111

Figura 8 Simulacin 3 con X=11111 e Y=00000 Rta: 011111

Figura 12 Simulacin 7 con X=10111 e Y=01010 Rta: 100001

Figura 9 Simulacin 4 con X=11111 e Y=00001 Rta: 100000

Figura 13 Simulacin 6 con X=11101 e Y=01010 Rta: 100111

Figura 10 Simulacin 5 con X=11101 e Y=10001 Rta: 101110

Figura 14 Simulacin 6 con X=01101 e Y=01101 Rta: 011010

Nota: Para los pines de x e y se toman los dgitos de

abajo hacia arriba, adems la respuesta se lee de derecha
a izquierda.
Universidad Francisco Jos de Caldas, Vargas Sosa Diego. Pinto Prez Camilo, Hurfano Robert Camilo 4

IV. CONCLUSIONES

Se comprueba que el sumador opera con la

compuerta XOR y AND
Se comprueba que el resultado siempre es la
suma algebraica normal de Y y X
independientemente del nmero de bits que
estos tengan, su respuesta siempre tendr el
mismo nmero de bits de la variable con mayor
nmero que bits y si se llegase a tener un uno de
ms representa que el Cout =1 de lo contrario Cout
= 0. (Arreglar)
Para que la suma de las entradas se realice
efectivamente en carry de entrada se debe
encontrar en 0 ya que si no lo est este ser
aadido a la suma de las entradas. Es decir, si el
carry de entrada (Cin) es igual a uno, se debe
tener presente que a la suma se le debe agregar
ese uno.
Cuando en la suma, el resultado es mayor a 31
nuestro carry de salida o acarreo enciende.
Se entiende que el acarreo es utilizado cuando
ya los nmeros no alcanzan, entonces se utiliza
para el alcance de la cuenta.

V. BIBLIOGRAFIA

[1] D. D. Gajski, Principios de diseo digital, Madrid:

Prentice Hall, 1997.

[2] M. M. Mano, Lgica digital y diseo de

computadoras, Prentice Hall .

[3] R. J. T. y. N. S. Widmer., Sistemas digitales.

Principios y aplicaciones, Pentice Hall.

[4] I. A.-. E. A.-. A. A. Sangrones, SUMADORES,

[En lnea]. Available:
http://personales.unican.es/manzanom/Planantiguo/
EDigitalI/SumG2_09.pdf. [ltimo acceso: 30
Septiembre 2016].