LABORATORIO DE ELECTRONICA Experiencia N7

CODIGOS : 11221 2 Semestre 2016.-

Todas las Coordinaciones PROFESOR: Hctor Lira A.

Titulo: Sistemas Digitales Combinacionales

Puertas Lgicas, Implementacin Funciones Lgicas,
sumadores, Comparadores de magnitud.

1. OBJETIVOS:
Verificar, en base a la tabla de verdad elctrica, la tabla de verdad lgica para las
compuertas lgicas bsicas: AND, OR. NOT, NAND, NOR, OR-EXCLUSIVO.
Implementar circuitos combinacionales a partir de su expresin lgica.
Resolver problemas bsicos usando circuitos lgicos.
Armar y probar circuitos sumadores.
Armar y probar Comparador de magnitud de 4 bits

2. INFORMACION PREVIA:
2.1. En esta experiencia y las prximas, se usar la MAQUETA DIGITAL,
ElettronicaVenetta, Mod. E18/EV.
La MAQUETA DIGITAL cuenta con una serie de puertas lgicas y otros circuitos
lgicos integrados que se detallan ms adelante en esta seccin 2.
Tambin se incluye en esta seccin foto frontal de la maqueta y detalle de
disposicin de circuitos lgicos en la maqueta.
Tambin esta maqueta cuenta con interruptores 1 y 0 lgico (+5V y 0V), para
aplicar a la entrada de los circuitos lgicos, pulsadores con eliminador de rebote 1 y
0 lgico (+5V y 0V) y LEDs indicadores de 1 lgico (encendido) y 0 lgico (apagado)
para conectar en salidas.
Tambin se dispone de un set de cables para realizar las conexiones que el usuario
requiera.
2.2. En Anexo 1, al final de esta gua, se encuentran las tablas de funciones Lgicas
bsicas.
En base a lo anterior el alumno tendr las opciones para realizar los diagramas
lgicos que se solicitan en esta experiencia.

Diagramas 2.1.- PUERTAS LOGICAS BASICAS de la Maqueta DIGITAL

QUAD 2-INPUT NAND GATE

NAND SN54/74LS00

QUAD 2-INPUT NOR GATE

NOR SN54/74LS02

HEX INVERTER
NOT o INVERSOR
SN54/74LS04

Pgina 1 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

QUAD 2-INPUT AND GATE

AND SN54/74LS08

QUAD 2-INPUT OR GATE

OR 74LS32

XOR 74LS86

2.3. Circuitos internos de puertas lgicas.

A modo de ejemplo, puerta AND. Referencia TEXAS INSTRUMENTS

Diagrama 2.2.- Puerta AND de serie TTL ESTANDAR 7408

Puerta AND estndar TTL: 7408

Si las entradas A y B estn abiertas,

desde el punto de vista lgico, se
comportan:

a) Como 0 lgico?
b) Como 1 lgico?
c) Como estado indeterminado?.

Diagrama 2.3.- Puerta AND de serie TTL LowPover 74L08

Puerta AND Low Power: 74L08.

Serie 74Lxx estndar comercial

Pgina 2 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

Diagrama 2.4.- Puerta AND de serie TTL Low Power Schottky 74LS08.

Puerta AND TTL Low Power

Schottky 74LS08.
+
Serie 74LSxx, estndar comercial Q3
Q1 Q4 VCEH
Serie 54LSxx, estndar militar -

+
Q5 VCEL
-
Q2

2.4. El alumno deber conocer el funcionamiento terico de las compuertas lgicas y traer
las tablas lgicas y diagramas correspondientes para el trabajo en laboratorio.

2.5. Niveles lgicos de voltajes y corrientes de entrada y salida.

a.- Familia lgica STANDARD TTL 54/74

Datos serie 54 (Estndar militar) y serie 74 (Estndar comercial).

Tabla 2.1. Niveles lgicos de familia TTL estndar.

Pgina 3 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

Diagrama 2.5.- Grfico de niveles lgicos de voltaje en familia TTL Estndar

Niveles lgicos familia TTL 74LSxx
SALIDA ENTRADA
de puerta lgica de puerta lgica
5,2
5,1
5,0
4,9
4,8
4,7
4,6
4,5
4,4
4,3
4,2
4,1
4,0
3,9
3,8
3,7
3,6
3,5 " 1 " lgico
" 1 " lgico
Niveles de Voltaje

3,4
3,3
3,2
3,1
3,0
2,9
2,8
2,7
2,6
2,5
2,4
2,3
2,2
2,1
2,0
1,9
1,8
1,7
1,6 ZONA DE
1,5
1,4 VALORES
1,3
1,2
1,1
INVALIDOS
1,0
0,9
0,8
0,7
0,6
0,5
0,4 " 0 " lgico
0,3 " 0 " lgico
0,2
0,1
0,0
0 0,5 1 1,5 2 2,5 3

2.6. SUMADOR de 1 bit, con puertas lgicas DE LA MAQUETA ms otros componentes.

a.- SUMADOR COMPLETO de 1 bit

SUMADOR COMPLETO DE 1 BIT MAPA DE KARNAUGH

con acarreo de entrada Cn y de Cn
salida Cn+1 0 1
xy
(Suma de 2 nmeros x,y de 1 bit c/u)
00
Tabla 2.2.
TABLA DE VERDAD 1
01
= Cn+1 = xy + ycn + xcn
acarreo Nuevo
anterior acarreo 11 1 1
Cn x + y = z Cn+1
0 0 + 0 = 0 0 10 1
0 0 + 1 = 1 0
0 1 + 0 = 1 0
0 1 + 1 = 0 1
1 0 + 0 = 1 0
1 0 + 1 = 0 1
1 1 + 0 = 0 1 z = x + y + cn
1 1 + 1 = 1 1

Pgina 4 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

Diagrama 2.6:SUMADOR
DiagramaCOMPLETO DE 2 BIT de 1 bit
lgico de sumador

ENTRADAS 1/ de74LS86
4
1
X 3
2 XOR
1/ de74LS86
Y 4 SALIDAS
4
6
5 XOR Z
Cn

2 1/
4 3
1
74LS08 1/ de 74LS32
4
4 1/
1
4 6 3
5 1/ de 74LS32
74LS08 2 4
4 Cn+1
6
9 1/
5
4 8
10
74LS08
OR
AND

2.7. SUMADOR COMPLETO de 4 bits, con C.I. 74LS83.

4-BIT BINARY FULL ADDER

WITH FAST CARRY

Tabla 2.3. Tabla de Funciones de sumador

Pgina 5 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

2.8. COMPARADOR DE MAGNITUD de 4 bits 74LS85.

4-BIT MAGNITUDE
COMPARATOR

TABLA 2.4 Tabla de VERDAD de comparador de magnitud de 4 bits.

FILE

1
2
3
4
5
6
7
8
9
10
11
12
13

Pgina 6 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

Elementos de maqueta digital,

ElettronicaVenetta, Mod. E18/EV.

El mdulo didctico E18 (fig. 1) est constituido por un circuito impreso en el

que estn montados los circuitos lgicos digitales (TTL y CMOS) que realizan
las funciones siguientes:

- 6 Inversores ................................... 74LS04

- 4 Puertas AND de 2 entradas .................... 74LS08
- 4 Puertas NAND de 2 entradas ................... 74LSOO
- 4 Puertas OR de 2 entradas ..................... 74LS32
- 4 Puertas OR de 2 entradas .................... 74LS02
- 4 Puertas EX-OR de 2 entradas .................. 74LS86
- 2 Interfaces TTL-CMOS y CMOS-TTL ............... MM74C906
- 4 Flip-Flop J-K ................................ 74LS76
- 1 Full Adder de 4 bit .......................... 74LS83
- 1 Shift Register a 4 bit ....................... 74LS95
- 1 Contador BCD sncrono ........................ 74LS160
- 1 Decodificador BCD y Display-Driver ........... 74LS247
- 1 Visualizador de 7 segmentos .................. HDSP5301
- 1 Sync up/down counter ......................... 74LS192
- 1 9 bit parity generator ....................... 74LS280
- 1 Monoestable .................................. 74LS221
- 1 Multiplexador ................................ 74LS153
- 1 Demultiplexador .............................. 74LS155
- 1 BCD to decimal decoder ....................... 74LS42
- 1 Encoder ...................................... 74LS147
- 1 Three state buffer ........................... 74LS125
- 1 Latch ........................................ 74LS75
- 1 Comparador de 4 bits ......................... 74LS85
- 1 Preselector de 4 bits ........................ PICO-D-137-AK-1
- 1 Generador de reloj (1 Hz, 10 KHz) ............ 74LS14
- 2 Pulsadores ................................... 4/6417
- 8 Interruptores ................................ 4/7201
- 10 Led ......................................... TIL210
- 4 Puertas NAND de dos entradas CMOS ............ CD4011
- 2 zcalos de 20 pin

Pgina 7 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

MAQUETA DIGITAL, ElettronicaVenetta, Mod. E18/EV

FOTO PANEL FRONTAL

10 LED de salida. Encendido en ALTO =>1 lgico

8 Switch 0 1 lgico 2 pulsadores con

eliminador de rebote

Pgina 8 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

IDENTIFICACION DE CIRCUITOS EN PANEL FRONTAL

1 2 3 4 5 6 7 82

8 Switch 0 y 1

Pgina 9 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

3. PRE INFORME.
Usar solamente los elementos (puertas) disponibles en MAQUETA
DIGITAL:
NOTA: Para usar adecuadamente cada circuito integrado ver y estudiar cada hoja
de datos de experiencia 7 subidas a LOA..

INTRODUCCION a PUERTAS LOGICAS:Tablas de Verdad y datos elctricos.

En ANEXO 1, al final de esta gua, se encuentran las tablas lgicas para
cada puerta lgica de letras a hasta f, que siguen ms abajo.
Para la experiencia Traer preparadas las hojas con las tablas lgicas y
columnas en blanco indicadas en punto 4 Desarrollo Experimental e Informe de
esta gua para medir los voltajes correspondientes a 0 lgico y 1 lgico.
Las puertas lgicas que se probarn en la maqueta digital son:
AND ( C.I. 74LS08),
OR ( C.I. 74LS 32)
NAND ( C.I. 74LS00)
NOR ( C.I. 74LS02).
OR EXCLUSIVO (EX0R) ( C.I. 74LS86).
NOT (o INVERSOR) ( C.I. 74LS04).

Desarrollar en pre informe los siguientes puntos 3.1 a 3.6

3.1. PUERTAS LOGICAS y Otros CIRCUITOS Digitales: Datos bsicos.

a.- Detallar los de rangos de niveles de voltaje para 0 lgico y 1 lgico de la serie
TTL 74LSxx, as como las corrientes mximas de entrada y salida.
Se solicita completar y ENTREGAR EN PRE-INFORME la tabla N3.1, con
rangos de valores aceptados y valores mximos y mnimos, segn corresponda.

TABLA N 3.1. Rangos de niveles lgicos de Voltaje y de corrientes para la familia

TTL serie 74LSxx
ENTRADA SALIDA
Rango aceptado serie Rango aceptado serie
Unidad 74LSxx Unidad 74LSxx
mnimo Tpico mximo mnimo Tpico mximo
VIL Volt V0L Volt
VIH Volt V0H Volt
IIL mA I0L mA
IIH A I0H mA

b.- Para la lgica TTL serie 74LSxx indicar el rango de voltaje permitido para la
fuente de alimentacin VCC, en torno a los 5 VDC.
c.- Qu se entiende por FAN IN y cmo se determina?.

Pgina 10 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

d.- Cunto es el FAN IN de las puertas lgicas bsicas AND, NAND, OR, NOR y
XOR de la maqueta ElettronicaVenetta, Mod. E18/EV?. Exceptuar puerta inversora
e.- Qu se entiende por FAN OUT y como se determina?.
f.- Usando los datos de la puerta 74LS00 determinar el FAN OUT.
g.- De acuerdo a diagrama 2.4.- indicar que elementos de salida conducen para
salida ALTA y que producen cadas de tensin entre la fuente +Vcc (+5V) y la
salida Y.
h.- De acuerdo a diagrama 2.4.- indicar que elemento de salida conduce para
salida BAJA y que produce cada de tensin entre la salida Y y la
referencia GND.

3.2.- Funciones lgicas bsicas:

Se usarn elementos (puertas) disponibles en MAQUETA

DIGITAL para realizar estas funciones:

El alumno deber desarrollar y traer los diagramas lgicos para solucionar

las funcin lgica siguiente:

F(A,B,C,D) =(A*B+C)+D

a.1.- Indicar tipo de puertas y cantidad requerido para implementar la

funcin anterior tal como est, esto es, SIN MINIMIZAR.
a.2.-Hacer diagrama lgico SIN minimizar la funcin
a.3 Minimizar las funcin usando leyes de DeMorgan para obtener el
diagrama lgico mnimo.
a.4 Hacer diagrama lgico de funcin minimizada usando el
mnimo de puertas.
a.5.- Hacer diagrama lgico, de funcin minimizada usando slo las
puertas de la maqueta didctica que tienen slo 2 entradas
(excepto funcin NOT que tiene 1 entrada).
Nota: En cada diagrama lgico de interconexin se deber indicar
la(s) puerta(s) lgicas de la maqueta a ser usadas

3.3.- Funciones lgicas para resolver problemas bsicos:

En una empresa de 4 socios cada uno de ellos tiene distinta participacin de capital y
por ello distinto peso para tomar decisiones:

Al asociarse han acordado que cualquier resolucin deber aprobarse con > 55% .
El peso porcentual de cada socio en la toma de decisiones es el siguiente:
Socio A = 25 %
Socio B = 20%
Socio C = 25 %
Socio D = 30 %.

Pgina 11 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

Cada socio dispone de un botn con su peso asociado en la mesa del directorio, para
votar SI o NO.
INDICACIN: Asuma 1 cuando el socio vota SI y 0 cuando vota NO. Haga la tabla de
las 16 combinaciones de A, B, C y D, asignando 1 a la funcin aprobacin cuando la
suma sea igual o superior a la mayora requerida para aprobacin. Luego lleve la funcin
al Mapa de Karnaugh y la minimiza:
Determinar la funcin APROBACION minimizada, esto es:
F(A,B,C,D) = ?
Usando solamente los elementos (puertas) disponibles en la MAQUETA
DIGITAL, disee un circuito combinacional mnimo, que detecte e indique cuando una
resolucin es aprobada.
En pre informe incluir diagrama lgico correspondiente.

3.4.- SUMADOR Completo de 1bit. (Con puertas 74LS08, 74LS32 y 74LS86).

Ver punto 2.5. de informacin previa
a.- Indicar diferencias entre SUMADOR COMPLETO (FULL ADDER) y semi
sumador (HALF ADDER)
b.- Qu funcin cumple el acarreo anterior?
c.- Qu funcin cumple el acarreo de salida Cn+1?

3.5.- SUMADOR completo integrado (FULL ADDER) de 2 palabras digitales de

4 bits cada una. (C.I. 74LS83 ms otros elementos).
Ver punto 2.7. de informacin previa

Incluir en pre informe lo siguiente:

a.- Qu funcin cumple este circuito?
b.- Descripcin de entradas y salidas del Diagrama LOGIC SYMBOL
c.- Diagrama de conexin de 2 sumadores en cascada para sumar 8 bits.

3.6.- COMPARADOR DE MAGNITUD DE 4 BITS 74LS85.

Ver punto 2.8. de informacin previa

Incluir en pre informe lo siguiente:

a.- Descripcin de entradas y salidas del Diagrama LOGIC SYMBOL
b.- Descripcin de las funciones que realiza este circuito integrado.
c.- Explicar las distintas opciones que se presentan en la TABLA DE VERDAD de
este C.I. (Circuito Integrado), de pgina 6 de esta gua.
En particular:
c.1.- Filas 1 a 8.
c.2.- Filas 9, 10 y 11.
c.3.- Fila 12 y
c.4.- Fila 13.

Pgina 12 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

4. DESARROLLO EXPERIMENTAL e INFORME:

IMPRIMIR ESTA PAGINA y TRAERLA PARA HACER LA EXPERIENCIA

4.1. Usando la MAQUETA DIGITAL comprobar la tabla de verdad lgica y

elctrica (niveles de voltaje) para cada puerta bsica usando tablas 4.1. Para ello
imprimir y traer las tablas 4.1.
AND ( C.I. 74LS08),
NAND ( C.I. 74LS00)
OR ( C.I. 74LS 32)
NOR ( C.I. 74LS02)
OR EXCLUSIVO (EX0R) ( C.I. 74LS86).
NOT (o INVERSOR) ( C.I. 74LS04)

Tablas 4.1. Comprobacin de TABLAS LOGICAS y TABLAS ELECTRICAS

AND NAND

OR NOR

OR Exclusivo NOT

Pgina 13 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

4.2. En base a puertas lgicas de MAQUETA DIGITAL Implementar el diagrama

lgico del preinforme para FUNCION de punto 3.2 precedente.

F(A,B,C,D) =(A*B+C)+D

4.3. En base a puertas lgicas MAQUETA DIGITAL Implementar el diagrama lgico

del preinforme para FUNCION APROBACION del punto 3.3 y comprobarla :

F(A,B,C,D) = ?
4.4. Armar y probar SUMADOR Completo de 1bit (Con puertas 74LS08, 74LS32 y
74LS86, ms otros elementos). Ver detalles en pginas 4 y 5.

4.5. MAQUETA DIGITAL: Armar y probar SUMADOR completo integrado (FULL

ADDER) de palabra digital de 4 bits (C.I. 74LS83 ms otros elementos).

4.6. MAQUETA DIGITAL: Armar y probar comparador de magnitud de 4 bits,

74 LS85

4.7. INFORME
ANALIZAR LOS RESULTADOS e indicar conclusiones parciales de cada
caso probado desde punto 4.1 a 4.6 del trabajo experimental.
Tambin hacer conclusiones finales sobre la experiencia
INCLUIR EN INFORME Todo lo visto en la experiencia.

5. COMPONENTES e INSTRUMENTOS:

Cantidad Descripcin
3 MAQUETA DIGITAL, ElettronicaVenetta, Mod. E18/EV,
global Cables y conectores de la maqueta digital,
3 Multmetro

Pgina 14 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

ANEXO 1
FUNCIONES LOGICAS BASICAS

OPERACION TABLA DE VERDAD CIRCUITO LOGICO

LOGICA LOGICA ESTANDAR
NOT (Inversion).
x1 f(x1)
f(x1) = x1 (x1 negado) 1 0 x1 f(x1)
0 1
AND (producto lgico)
x1 x2 f(x1,x2)
f(x1,x2) = x1x2 0 0 0
x1 f(x1,x2)
0 1 0
La funcin es 1 si y solo si x2
1 0 0
x1 y x2 son 1 1 1 1

OR (suma lgica)
x1 x2 f(x1,x2)
f(x1,x2) = x1 + x2 0 0 0
0 1 1
La funcin es 1 ya sea si 1 0 1
x1 o x2 o ambos son 1 1 1 1

XOR (OR Exclusivo)

x1 x2 f(x1,x2)
f(x1,x2) = x1 + x2 0 0 0
0 1 1
La funcin ser 1 ya sea si 1 0 1
x1 o x2 son 1, pero que no 1 1 0
sean ambos iguales (esto es,
no sea x1 = x2).

COINCIDENCIA
x1 x2 f(x1,x2)
f(x1,x2) = x1 x2 0 0 1
0 1 0
La funcin es 1 si y solo si 1 0 0
x1 = x2. 1 1 1

Corresponde a XOR

Pgina 15 de 16
 LABORATORIO DE ELECTRONICA Experiencia N7
CODIGOS : 11221 2 Semestre 2016.-
Todas las Coordinaciones PROFESOR: Hctor Lira A.

NAND (producto lgico

negado) x1 x2 f(x1,x2)
0 0 1
f(x1,x2) = x1x2 0 1 1
1 0 1
La funcin es 1 a menos que 1 1 0
tanto x1 como x2 sean 1

NOR (suma lgica negada)

x1 x2 f(x1,x2)
f(x1,x2) = x1 + x2 0 0 1
0 1 0
La funcin es 1 si y solo si 1 0 0
x1 = x2 =0 1 1 0

Pgina 16 de 16