Académique Documents
Professionnel Documents
Culture Documents
Preparado por:
Profesor:
JUAN DAVID GALLEGO GOMEZ
MEDELLN
2015-1
Conceptos tericos de apoyo
Tngase en cuenta que entre el emisor y el colector siempre caen Vcc/2 debido a que se
quiere ubicar el punto Q en medio de la recta de carga.
Desarrollo.
El procedimiento para los clculos es el mismo sea PNP o NPN, por tal motivo solo se
describe la forma en la que se hicieron los primeros clculos para cada caso de
polarizacin.
Valores conocidos
B=256, Vcc=9, Icsat=20mA.
Autopolarizacin.
Circuito a disear:
Q
100 =
2 2
( X finalX inicial ) + ( Y finalY inicial )
100
Q Q Q
X 2
+ Y 2
Donde:
X Q =V ceQ ; Y q=I bQ
Tenemos entonces que la variacin en este caso es:
( 6.78 v277.96 mV ) + ( 4.93 mA19.38 mA ) 100 454
2 2
4.52 +10 mA 2
4.5 2+10 mA 2
Sigue siendo una variacin bastante grande, sin embargo observando los valores extremos
de la recta podemos afirmar que con esta configuracin antes los cambias de beta hechos,
el transistor siempre oper en regin activa.
Se observa la misma reduccin, pero ahora los valores son mejores con este transistor,
mostrmoslo porcentualmente.
( 2.72 v 6.43V ) +( 16.96 mA 5.72 mA ) 100 82
2 2
4.52+ 10 mA 2
Ahora el porcentaje de variacin empieza a mejorar comparndolo con los dems.
Estos montajes difieren entre s en las resistencias base, son alteraras por la condicin de
rigidez, por tanto los clculos para las resistencias de colector y de emisor solo se haran
una vez, pero puesto que el anlisis para estas resistencias es repetitivos, y no se han
cambiado las condiciones, de entrada sabemos que la suma entre las resistencia de
colector y la de base debe ser 450Ohms, los valores como tal dependen del transistor
usados, pero son bsicamente la expuesta en el enunciado anterior.
Procedimiento.
1) Asumir la corriente de base de base despreciable, respecto a la corriente de
emisor.
2) Se aplica el criterio emprico de Vcc/2, Vcc/3 y Vcc/6.
3) Hecho esto se conocen todas las tensiones, y segn el paso uno, se puede asumir
por tanto que IcIe
4) Se usa el criterio de rigidez, puesto que se conoce la resistencia de emisor, hecho
esto se escoge un valor para R2 de acuerdo al mismo criterio, y se calcula R1 con el
divisor de tensin.
Circuitos a implementar.
Nota: los valores correctos se muestran en cada punto.
NPN no rgido:
Diviso rgido.
Para este circuito se aplica el criterio usado en el punto anterior, pero se invierte la
desigualdad, estos circuitos que se mostrarn son lo ms sugeridos a crear en la prctica.
Transistor NPN:
Se aprecia que entre el colector y el emisor caen aproximadamente lo 4.5V, lo que asegura
que el transistor este en regin activa.
El beta difiere bastante del calculado. Para poder ser ms concluyentes observemos las
variaciones de Q.
El cambio es despreciable, y el punto Q calculado, no se encuentra en la recta, por tanto
usamos el mismo criterio de clculo que en los 3 montajes anteriores.
54.93
100=1.6
4.5
Cercano al 2% es decir un muy buen amplificador respecto a los anteriores.
Ahora con el transistor PNP:
El beta encontrado no corresponde al calculado, sin embargo, los betas en la configuracin
de divisor rgido son iguales, al menos en simulacin.
Esto nos dice que independientemente del transistor, esta es una buena configuracin
para un amplificador usando transistores.
4.754.7
100=1.1
4.5
La variacin es cercana al 1%. Se puede concluir que la ltima configuracin con la
condicin de divisor de tensin rgido es la mejor para usar en estos casos.
Implementacin fsica.
Montaje realizado con los valores reales de las resistencias y las respectivas tensiones
medidas.