HX711

24-Bit Analog-to-Digital Converter (ADC) for Weigh Scales

DESCRIPCIN CARACTERISTICAS
Basado en la tecnologa patentada de Avia Dos canales de entrada diferencial seleccionables
Semiconductor, HX711 es un convertidor analgico al PGA de bajo ruido activo con chip con ganancia
digital (ADC) de 24 bits de precisin diseado para seleccionable de 32, 64 y 128
bsculas de pesaje y aplicaciones de control industrial Regulador de fuente de alimentacin on-chip para
para interactuar directamente con un sensor de puente. alimentacin de clula de carga y ADC analgica
El multiplexor de entrada selecciona la entrada Oscilador en chip que no requiere componente externo
diferencial de canal A o B al amplificador de ganancia con cristal externo opcional
programable de bajo ruido (PGA). El canal A se puede On-chip power-on-reset
programar con una ganancia de 128 64,
correspondiente a una tensin de entrada diferencial a Control digital sencillo y interfaz serie: controlados por
escala completa de 20mV o 40mV, pin, sin programacin
respectivamente, cuando se conecta una fuente de 5V Velocidad de datos de salida 10SPS o 80SPS
al pin de alimentacin analgica AVDD. El canal B seleccionable
tiene una ganancia fija de 32. El regulador de fuente de Rechazo de suministro simultneo de 50 y 60 Hz
alimentacin On-chip elimina la necesidad de un Consumo de corriente, incluido el regulador analgico
regulador de suministro externo para proporcionar de alimentacin de corriente on-chip:
potencia analgica para el ADC y el sensor. La entrada
Funcionamiento normal <1.5mA, desconexin <1uA
del reloj es flexible. Puede ser de una fuente de reloj
externo, un cristal, o el oscilador en el chip que no Rango de voltaje de funcionamiento: 2.6 ~ 5.5V
requiere ningn componente externo. Los circuitos de Temperatura de funcionamiento: -40 ~ + 85
encendido y apagado simplifican la inicializacin de la Paquete SOP-16 de 16 patillas
interfaz digital.
No hay programacin necesaria para los registros
internos. Todos los controles a la HX711 son a travs
APLICACIONES
de los pines.
Pesar Escalas
Control de Procesos Industriales
VAVDD S8550 VSUP
2.7~5.5V
R2 R1
10uF
Load cell VFB BASE VSUP DVDD
AVDD
INA+
Analog Supply Regulator
INA- DOUT
To/From
Digital PD_SCK MCU
Input Interface
24-bit
INB+ MUX ADC
PGA RATE
INB- Gain = 32, 64, 128

VBG Internal
Bandgap Reference Oscillator
HX711
0.1uF

AGND XI XO

Fig. 1 Typical weigh scale application block diagram

TEL: (592) 252-9530 (P. R. China) AVIA SEMICONDUCTOR

EMAIL: market@aviaic.com
 HX711
Pin Description

Regulator Power VSUP 1 16 DVDD Digital Power

Regulator Control Output BASE 2 15 RATE Output Data Rate Control Input

Analog Power AVDD 3 14 XI Crystal I/O and External Clock Input

Regulator Control Input VFB 4 13 XO Crystal I/O

Analog Ground AGND 5 12 DOUT Serial Data Output

Reference Bypass VBG 6 11 PD_SCK Power Down and Serial Clock Input
Ch. A Negative Input INNA 7 10 INPB Ch. B Positive Input
Ch. A Positive Input INPA 8 9 INNB Ch. B Negative Input

SOP-16L Package

Pin # Name Function Description

1 VSUP Power Regulator supply: 2.7 ~ 5.5V

2 BASE Analog Output Regulator control outputNC when not used
3 AVDD Power Analog supply: 2.6 ~ 5.5V
4 VFB Analog Input Regulator control inputconnect to AGND when not used
5 AGND Ground Analog Ground
6 VBG Analog Output Reference bypass output
7 INA- Analog Input Channel A negative input
8 INA+ Analog Input Channel A positive input
9 INB- Analog Input Channel B negative input
10 INB+ Analog Input Channel B positive input
11 PD_SCK Digital Input Power down control (high active) and serial clock input
12 DOUT Digital Output Serial data output
13 XO Digital I/O Crystal I/O (NC when not used
14 XI Digital Input Crystal I/O or external clock input, 0: use on-chip oscillator
15 RATE Digital Input Output data rate control, 0: 10Hz; 1: 80Hz
16 DVDD Power Digital supply: 2.6 ~ 5.5V
Table 1 Pin Description

AVIA SEMICONDUCTOR 2
 HX711
KEY ELECTRICAL CHARACTERISTICS

Parameter Notes MIN TYP MAX UNIT

Full scale differential
input range V(inp)-V(inn) 0.5(AVDD/GAIN) V
Common mode input AGND+1.2 AVDD-1.3 V
Internal Oscillator, RATE = 0 10 Hz
Internal Oscillator, RATE =
DVDD 80
Output data rate
Crystal or external clock,
RATE = 0 fclk/1,105,920
Crystal or external clock,
RATE = DVDD fclk/138,240
Output data coding 2s complement 800000 7FFFFF HEX
RATE = 0 400 ms
Output settling time (1)
RATE = DVDD 50

Input offset drift Gain = 128 0.2 mV

Gain = 64 0.4
Gain = 128RATE = 0 50 nV(rms)
Input noise
Gain = 128RATE = DVDD 90
Input offsetGain = 128 6 nV/
Temperature drift
GainGain = 128 5 ppm/
Input common mode
rejection Gain = 128RATE = 0 100 dB
Power supply rejection Gain = 128RATE = 0 100 dB
Reference bypass
VBG 1.25 V
Crystal or external clock
frequency 1 11.0592 20 MHz
DVDD 2.6 5.5 V
Power supply voltage
AVDDVSUP 2.6 5.5
Analog supply current
Normal 1400 A
(including regulator)
Power down 0.3
Normal 100 A
Digital supply current
Power down 0.2
1Settling time refers to the time from power up, reset, input channel change and gain change
to valid stable output data.
Table 2 Key Electrical Characteristics

AVIA SEMICONDUCTOR 3

Entradas analgicas
La entrada diferencial del canal A est diseada para
interactuar directamente con la salida diferencial del
sensor de puente. Se puede programar con una
ganancia de 128 o 64. Las grandes ganancias son
necesarias para acomodar la pequea seal de salida
del sensor. Cuando se utiliza alimentacin de 5 V en
el pin AVDD, estas ganancias corresponden a una
tensin de entrada diferencial a escala completa de
20mV o 40mV, respectivamente.
La entrada diferencial del canal B tiene una ganancia
fija de
32. El rango de voltaje de entrada a escala completa
es 80mV, cuando se usa alimentacin de 5V en el
pin AVDD.
Opciones de fuente de alimentacin
La fuente de alimentacin digital (DVDD) debe ser
la misma fuente de alimentacin que la fuente de
alimentacin MCU.
Cuando se utiliza el regulador de alimentacin
analgico interno, la tensin de desconexin del
regulador depende del transistor externo utilizado.
La tensin de salida es igual a VAVDD = VBG *
(R1 + R2) / R1 (Fig. 1). Este voltaje debe ser
diseado con un mnimo de 100mV por debajo del
voltaje VSUP.
Si no se utiliza el regulador analgico de
alimentacin on-chip, el pin VSUP debe estar
conectado a AVDD o DVDD, dependiendo del
voltaje mayor. El pin VFB debe conectarse a tierra y
el pin BASE se convierte en NC. El condensador
externo de bypass de 0,1uF mostrado en la Fig. 1 en
el pin de salida VBG entonces no es necesario.
Opciones de fuente de reloj
Al conectar el pin XI a tierra, el oscilador en el chip
se activa. La velocidad nominal de datos de salida
cuando se utiliza el oscilador interno es 10 (RATE =
0) o 80SPS (RATE = 1).
Si se necesita una velocidad de datos de salida
precisa, se puede usar reloj de referencia de cristal o
externo. Un cristal puede conectarse directamente a
travs de los pines XI y XO. Se puede conectar un
reloj externo al pin XI, a travs de un condensador
acoplado de 20pF ac. No se requiere que este reloj
externo sea una onda cuadrada. Puede venir
directamente desde el pin de salida de cristal del
chip MCU, con amplitud tan baja como 150 mV.
Cuando se utiliza un cristal o un reloj externo, el
oscilador interno se apaga automticamente.
AVIA SEMICONDUCTOR
HX711
Velocidad y formato de datos de salida
Cuando se utiliza el oscilador en el chip, la
velocidad de datos de salida es tpicamente 10
(RATE = 0) o 80SPS (RATE = 1).
Cuando se utiliza reloj externo o cristal, la tasa
de salida de datos es directamente proporcional a la
frecuencia del reloj o cristal. El uso de
11.0592MHz de reloj o cristal resulta en una exacta
10 (RTE = 0) o 80SPS (RATE = 1) la tasa de salida
de datos.
La salida 24 bits de datos est en el formato de
complemento 2. Cuando la seal diferencial de
entrada sale del rango de 24 bits, los datos de salida
se saturarn a 800000h (MIN) o 7FFFFFh (MAX),
hasta que la seal de entrada regrese al rango de
entrada.
Interfaz de serie
Pin PD_SCK y DOUT se utilizan para la
recuperacin de datos, seleccin de entrada,
seleccin de ganancia y controles de apagado.
Cuando los datos de salida no estn listos para
la recuperacin, el pin de salida digital DOUT es
alto. La entrada del reloj serial PD_SCK debe estar
baja. Cuando DOUT baja, indica que los datos
estn listos para su recuperacin. Mediante la
aplicacin de 25 ~ 27 impulsos de reloj positivo en
el pin PD_SCK, los datos se desplaza hacia fuera
desde el pin de salida DOUT. Cada impulso
PD_SCK desplaza un bit, empezando por el bit
MSB primero, hasta que todos los 24 bits se
desplacen. El pulso nmero 25 en la entrada
PD_SCK empujar el pasador DOUT de nuevo a
alto (Fig.2).
La entrada y la seleccin de ganancia se
controlan por el nmero de impulsos PD_SCK de
entrada (Tabla 3). Los impulsos de reloj PD_SCK
no deben ser menores de 25 o ms de 27 dentro de
un perodo de conversin, para evitar causar un
error de comunicacin serie.
Input
PD_SCK Pulses Gain
channel
25 A 128
26 B 32
27 A 64
Table 3 Input Channel and Gain Selection
4
 HX711

Symbol Note MIN TYP MAX Unit

T1 DOUT falling edge to PD_SCK rising edge 0.1 s
T2 PD_SCK rising edge to DOUT data ready 0.1 s
T3 PD_SCK high time 0.2 1 50 s
T4 PD_SCK low time 0.2 1 s

Cuando PD_SCK vuelve a la baja, el chip se

Reinicio y desconexin
Cuando se enciende el chip, el circuito de reposo
en el chip restablecer el chip.
Pin La entrada PD_SCK se utiliza para apagar el
HX711.
reiniciar y entrar en el modo de
funcionamiento normal.
Despus de un evento de reinicio o apagado, la
seleccin de entrada es predeterminada para el
canal A con una ganancia de 128.

Ejemplo de aplicacin
Power down: La Fig. 1 es una aplicacin de escala de pesaje
tpica que usa HX711. Utiliza oscilador en el
PD_SCK
chip (XI = 0), tasa de salida de 10 Hz (RATE =
60 s
Power down Normal 0). Una fuente de alimentacin nica (2.7 ~
5.5V) viene directamente de la fuente de
alimentacin de MCU. El canal B se puede
utilizar para la deteccin del nivel de la batera.
Cuando la entrada PD_SCK es baja, el chip est La circuitera relacionada no se muestra en la
en modo de trabajo normal. Fig. 1.

Cuando el pin PD_SCK cambia de bajo a alto y

permanece alto durante ms de 60 , el HX711
entra en el modo de apagado (Fig.3). Cuando se
utiliza el regulador interno para HX711 y el
transductor externo, ambos HX711 y el
transductor se apagarn.

AVIA SEMICONDUCTOR 5
 HX711
Reference PCB Board (Single Layer)

Fig.4 Reference PCB board schematic

Fig.5 Reference PCB board layout

AVIA SEMICONDUCTOR 6
 HX711

Reference Driver (Assembly)

/*-------------------------------------------------------------------
Call from ASM: LCALL ReaAD
Call from C: extern unsigned long ReadAD(void);
.
.
unsigned long data;
data=ReadAD();
.
.
----------------------------------------------------------------------*/
PUBLIC ReadAD
HX711ROM segment code
rseg HX711ROM

sbit ADDO = P1.5;

sbit ADSK = P0.0;
/*--------------------------------------------------
OUT: R4, R5, R6, R7 R7=>LSB
---------------------------------------------------*/
ReadAD:
CLR ADSK //AD EnablePD_SCK set low
SETB ADDO //Enable 51CPU I/0
JB ADDO,$ //AD conversion completed?
MOV R4,#24
ShiftOut:
SETB ADSK //PD_SCK set highpositive pulse
NOP
CLR ADSK //PD_SCK set low
MOV C,ADDO //read on bit
XCH A,R7 //move data
RLC A
XCH A,R7
XCH A,R6
RLC A
XCH A,R6
XCH A,R5
RLC A
XCH A,R5
DJNZ R4,ShiftOut //moved 24BIT?
SETB ADSK
NOP
CLR ADSK
RET
END

AVIA SEMICONDUCTOR 7
 HX711

Reference DriverC
//-------------------------------------------------------------------
sbit ADDO = P1^5;
sbit ADSK = P0^0;
unsigned long ReadCount(void){
unsigned long Count;
unsigned char i;
ADDO=1;
ADSK=0;
Count=0;
while(ADDO);
for (i=0;i<24;i++){
ADSK=1;
Count=Count<<1;
ADSK=0;
if(ADDO) Count++;
}
ADSK=1;
Count=Count^0x800000;
ADSK=0;
return(Count);
}

AVIA SEMICONDUCTOR 8
 HX711

Package Dimensions

9.90 10.10
9.70

6.00 6.20
5.80 3.90 4.10
3.70
1.27 0.48
0.39

1.60
1.20

MAX
Typ Unit: mm
MIN

SOP-16L Package

AVIA SEMICONDUCTOR 9