Académique Documents
Professionnel Documents
Culture Documents
PRATICA 1
2 Analise Teorica 2
2.1 Analise DC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2.2 Analise de Pequenos Sinais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3 Material Utilizado 4
4 Simulacao 5
5 Analise Experimental 6
1
1 Introducao
A pratica 1 teve por objetivo projetar e analisar um amplificador transistorizado por meio de
um circuito Darlington.
2 Analise Teorica
2.1 Analise DC
Com o objetivo de polarizar o circuito ilustrado na figura 1 considera-se que a tensao sobre o
resistor R3 corresponde a um terco do valor de Vcc , portanto
Vcc
R3 I =
3
Supoe-se que a corrente nos coletores e 3 mA, logo obtem-se que R3 = 1, 1 k, por questoes
prticas esse valor e aproximado para 1 k. Alem disso para minimizar o efeito dos betas dos
transistores e facilitar analise DC do circuito a corrente de base do transistor Q1 e considerada
aproximademente zero, dessa forma tem-se que:
R2 Vcc
VBQ1 =
R1 + R2
Deseja-se que VBQ1 = V3cc , dessa forma R1 = 2R2 , possveis valores portanto seriam R1 = 4, 7
k, R2 = 2, 3 k, por motivos praticos considera-se R2 = 1 k, consequentemente VBQ1 =
1, 75 V. A queda de tensao da base do transistor Q1 para o emissor do transistor Q2 e de
aproximadamente 1,4 V, portanto VBE2 = 0, 35 V, uma vez que estipulou-se a corrente nos
coletores como 3 mA, entao a corrente no emissor de Q2 assume o mesmo valor, portanto
VBE2
R4 = = 116
IE2
Aproxima-se R4 para o valor comercial mais proximo, 100
2
2.2 Analise de Pequenos Sinais
A figura anterior ilustra o modelo simplificado associado ao circuito original para analise de
pequenos sinais. Conidera-se 1 = 2 = = 120 e ro = .
vo = R3 ib1 ( + 2)
vi = v1 + v2 = r1 ib1 + r2 ib1 ( + 1)
Logo
vo R3 ( + 2)
=
vi r1 + r2 ( + 1)
R3 ( + 2)
Av =
r1 + r2 ( + 1)
Uma vez que r1 = r2 ( + 1), tem-se que
R3 ( + 2)
Av =
2r2 ( + 1)
RC2 = R3
3
RC3 = RE //[(R1 //R2 ) + r1 + r2 ]
1
fLC1 =
2C1 RC1
1
fLC2 =
2C2 RC2
1
fLC3 =
2C3 RC3
Ao substituir os valores obtem-se
RC1 = 818, 9
RC3 = 99, 9
RC2 = 1k
fLC1 = 194, 6Hz
fLC3 = 159, 3Hz
fLC2 = 159, 2Hz
Visto que os valores para as frequencias de corte associadas a cada capacitor sao proximas, nao
existe polo dominante, portanto
fL = 353, 7Hz
3 Material Utilizado
Protoboard
Osciloscopio
Multmetro
Gerador de Funcoes
Transistor 2N3904
Capacitores: 1 F, 10 F e 470 F
4
4 Simulacao
A simulacao foi feita atraves do software LTspice, conforme ilustra a figura 3.
Na figura 5 tem-se o sinal de entrada (curva azul) e o sinal de sada amplificado (curva verde),
cujo ganho de tensao e Av = 35.9V /V
5
Figura 6. Sinal de entrada (curva azul), sinal de sada (curva verde).
5 Analise Experimental
Na figura 7 pode-se observar o ganho de tensao do circuito
V out 773
Av = = = 40, 7
V in 19
6
Posteriormente, o valor do sinal de entrada e aumentado gradativamente ate atingir o nvel de
saturacao. Conforme ilustrado na figura 8, quando o valor do sinal de entrada e 188 mV o
circuito comeca a se comportar na fase de saturacao.
Para determinar as frequencias de corte inferior varia-se a frequencia ate se observar uma queda
de 3 dB. Com isso determina-se a frequencia de corte inferior para os seguintes capacitores
paralelos a R4 : 10F e 470F . As figuras a seguir ilustram tal processo.
7
Figura 9. Tela do osciloscopio para determinacao da frequencia de corte inferior com
capacitor 10 F
Figura 10. Tela do osciloscopio para determinacao da frequencia de corte inferior com
capacitor 470 F
Observa-se portanto que para o capacitor paralelo a R3 de valor 10F a frequencia de corte e
fL 611.4Hz, ja para o capacitor de valor 470 F o valor de fL 470, 7Hz
8
6 Conclusao
Os resultados observados na fase experimental foram proximos aos resultados obtidos na parte
teorica e na simulacao. Uma vez que nao houve um polo dominante se fez necessario utilizar
o Metodo das Constantes de Tempo de Circuito Aberto (CTCA) para obter o valor para as
frequencias de corte.