Vous êtes sur la page 1sur 7

SISTEMAS DIGITALES

1 I.T. Informtica de Sistemas


Curso 2004 2005 Pgina 1 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 2
Obtener un biestable tipo D a partir de uno tipo T.

Ejercicio 3
Obtener un biestable tipo J-K a partir de uno tipo D.
SISTEMAS DIGITALES
1 I.T. Informtica de Sistemas
Curso 2004 2005 Pgina 2 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 5
Disear un circuito secuencial sncrono que genere continuamente la secuencia de salida 2, 3,
2, 1, 2, 3, 1, 0. Utilcense biestables tipo D para la sntesis del circuito.
SISTEMAS DIGITALES
1 I.T. Informtica de Sistemas
Curso 2004 2005 Pgina 3 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 7
Un circuito secuencial sncrono tiene una entrada X, y una salida Z. Para la secuencia de
entrada X=0001010 genera la secuencia de salida Z=1011011. Obtener la tabla de transicin de
estados para este circuito sabiendo que slo tiene dos estados.

Ejercicio 8
Disear un circuito secuencial sncrono con una entrada X por la que llegan bits en serie de
forma continua. El circuito debe detectar la secuencia de entrada 10010 poniendo la salida Z a nivel
lgico 1 al detectar el ltimo carcter de la secuencia. Utilcense biestables tipo T para la sntesis
del circuito.
SISTEMAS DIGITALES
1 I.T. Informtica de Sistemas
Curso 2004 2005 Pgina 4 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria
SISTEMAS DIGITALES
1 I.T. Informtica de Sistemas
Curso 2004 2005 Pgina 5 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria

Ejercicio 11
Disear el diagrama de estados y la tabla de transicin de estados de un circuito secuencial
sncrono con una entrada X y una salida Z. Por la entrada X se reciben en serie caracteres BCD,
siendo el primer bit recibido el ms significativo. El circuito debe activar la salida en cuanto se
detecte que el carcter recibido es errneo (al menos dos bits son necesarios para comprobar la
validez de un carcter BCD). La salida permanecer activa hasta que se hayan recibido los cuatro
bits del carcter, desactivndola seguidamente ante la recepcin de un nuevo carcter BCD.

Ejercicio 12
Disear un sumador serie para nmeros de 4 bits. El circuito posee dos entradas A y B por las
que se reciben los nmeros a sumar y dos salidas; una indicara la suma S, y otra indicar el acarreo
final C. Los caracteres se reciben seguidos, comenzando por el bit menos significativo. Sintetizar el
circuito empleando biestables tipo D.
SISTEMAS DIGITALES
1 I.T. Informtica de Sistemas
Curso 2004 2005 Pgina 6 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria
SISTEMAS DIGITALES
1 I.T. Informtica de Sistemas
Curso 2004 2005 Pgina 7 de 7

Ejercicios resueltos
Tema 9: Sistemas Secuenciales. Elementos de Memoria