UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERA ELECTRNICA Y ELCTRICA

ALUMNO : Christopher Arturo Livia Gil

CODIGO : 12190019

CURSO : Circuitos Digitales I

PROFESOR : Ing. Oscar Casimiro Pariasca

TEMA : Circuitos Codificadores y Circuitos Decodificadores

LABORATORIO : N 5
 Informe Previo

Laboratorio N5

1. Qu es un circuito codificador y un decodificador?

Decodificador

Un decodificador (Ver Fig. 1.1) es un circuito combinatorio que convierte informacin

binaria de n lneas de entrada a un mximo de 2 n lneas nicas de salida o menos.
Estos decodificadores son denominados decodificadores n-a- m lneas, donde m 2n.

Estos dispositivos normalmente cuentan con una entrada habilitadora. Cuando esta
entrada vale 0, todas las salidas del codificador son 0. Cuando la entrada habilitadora
vale 1, la salida correspondiente al minitrmino formado por la combinacin presente
en las n entradas tomar el valor 1 y las dems tomarn

el valor 0.

Fig. 1.1
Codificador

Un codificador es un circuito digital que ejecuta la operacin inversa de un decodificador.

Un codificador tiene 2n (o menos) lneas de entrada y n lneas de salida. Las lneas de
salida generan un cdigo binario correspondiente al valor de entrada binario. Ejemplo
codificador de octal a binario (ver tabla 1.1).

Entradas Salidas

D7 D6 D5 D4 D3 D2 D1 D0 A2 A1 A0

0 0 0 0 0 0 0 1 0 0 0

0 0 0 0 0 0 1 0 0 0 1

0 0 0 0 0 1 0 0 0 1 0

0 0 0 0 1 0 0 0 0 1 1

0 0 0 1 0 0 0 0 1 0 0

0 0 1 0 0 0 0 0 1 0 1

0 1 0 0 0 0 0 0 1 1 0

1 0 0 0 0 0 0 0 1 1 1

Tabla 1.1 Codificador

4
 2. Disear un circuito codificador de teclado decimal al cdigo BCD.

Diseando el circuito tenemos el diagrama de bloques del codificador (Fig. 2.1) y su

respectiva tabla (Tabla 2.1) e implementndolo con las compuertas bsicas (Fig. 2.2).

Fig. 2.1

Dgito BCD
Decimal A3 A2 A1 A0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1

Tabla. 2.1 Fig. 2.2

5
 3. Analizar la operacin del decodificador 74LS47 y su uso con un display de
siete segmentos de nodo comn. Cmo hallara experimentalmente cada
uno de los terminales de un display de siete segmentos de nodo comn?

El circuito 74LS47 es un integrado decodificador (Fig. 3.1) de BCD a 7 segmentos, esas

salidas pueden ser conectadas a un display ya que este tiene 7 entradas que deben de
acuerdo a la informacin se debe de prender o apagar una parte del display.

Para hallarlo experimentalmente debemos tener en cuenta la tabla de funcin para salidas
activas bajas (Tabla 3.1) y obtendramos el circuito representado mediante compuertas
lgicas (Fig 3.2), despus de conocer el interior del CI se puede hallar cada uno de los
terminales del display (Fig. 3.3 y 3.4).

Fig. 3.1

Fig. 3.3

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 w x y z a b c d e f G
0 0 0 0 1 1 1 1 1 1 0
0 0 0 1 0 1 1 0 0 0 0
0 0 1 0 1 1 1 1 0 0 1
0 0 1 1 1 1 1 1 0 0 1
0 1 0 0 0 1 1 0 0 1 1
0 1 0 1 1 0 1 1 0 1 1
0 1 1 0 1 0 1 1 1 1 1
0 1 1 1 1 1 1 0 0 0 1
1 0 0 0 1 1 1 1 1 1 1
1 0 0 1 1 1 1 1 0 1 1
1 0 1 0 X X X X X X X
1 0 1 1 X X X X X X X
1 1 0 0 X X X X X X X
1 1 0 1 X X X X X X X
1 1 1 0 X X X X X X X
1 1 1 1 X X X X X X X

Tabla 3.1

Fig. 3.2

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Fig. 3.4

4. Dibuje el diagrama lgico de un decodificador completo de 2 bits. Repita

para un decodificador de 3 bits. Utilice compuertas lgicas bsicas y
tambin un decodificador comercial (74155 y 74138).

Decodificador 2 a 4 lneas (2 bits)

Tenemos la siguiente tabla (Tabla 4.1) y se obtiene el circuito con las

representaciones lgicas (Fig. 4.1) y mediante el CI 74155 (Fig. 4.2)

G I1 IG Y3 Y2 Y1 Y0
0 X X 0 0 0 0
1 0 0 0 0 0 1
1 0 1 0 0 1 0
1 1 0 0 1 0 0
1 1 1 1 0 0 0
Tabla 4.1

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Fig. 4.1

Fig 4.2

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Decodificador 3 a 8 lneas (3 bits)

Tenemos la siguiente tabla (Tabla 4.2) y se obtiene el circuito con las

representaciones lgicas (Fig. 4.3) y mediante el CI 74138 (Fig. 4.4)

Entradas Salidas
X Y Z Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
0 0 0 1 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0
0 1 0 0 0 1 0 0 0 0 0
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0
1 0 1 0 0 0 0 0 1 0 0
1 1 0 0 0 0 0 0 0 1 0
1 1 1 0 0 0 0 0 0 0 1

Tabla 4.2

Fig. 4.3

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Fig. 4.4

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 5. Analizar la operacin del decodificador 74LS155 como un
decodificador dual 2 x 4 como un decodificador simple de 3 x 8.

Verifique el funcionamiento del CI. 74LS138, CI. 74LS139 y CI. 74LS154

Fig. 5.1 Funcionamiento CI 74LS155

Tabla. 5.1

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Fig. 5.2 Funcionamiento CI 74LS138

Tabla. 5.2

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Fig. 5.3 Funcionamiento CI 74LS154

Tabla. 5.3

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Fig. 5.4 Funcionamiento CI 74LS139

Fig. 5.5 Representacin mediante C.L bsicos

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 6. En la figura se muestra un circuito decodificador de 5 bits que utiliza el CI
74HC154. Explicar su funcionamiento. Explique cmo funciona si el
nmero binario es A4A3A2A1A0? Qu resultado obtendremos en las
salidas si la entrada binaria es 10110?

En este circuito estn conectados los 4 bits de menor jerarqua que nos ofrecen los
max trminos de estos pero al estar conectados sus habilitadores este hace
funcionar a uno y no al otro al mismo tiempo as que es como el quinto bit de mayor
jerarqua, para cuando este bit es 0 solo activa a los restantes de menor jerarqua
produciendo los 15 primeros max trminos, cuando es 1 activa a los siguientes 16
max trminos as en total obtenemos un decodificador de 5 bits de 32 salidas.

Si insertamos el numero binario 10110 a los bits A4 A3 A2 A1 A0, el bit A4 en el

estado 1, va a activar el segundo CI y deshabilita el primero, haciendo que el segundo
active el max termino correspondiente a 0110, como resultado obtenemos el min
trmino del cdigo 10110.

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 7. Un circuito combinacional tiene 3 entradas X, Y, Z y 3 salidas F1, F2, F3
donde:

F1 = XZ +/X /Y /Z

F2 = /X Y + X /Y /Z
F3 = X Y + /X /Y Z

= +

Nota : /X = X
negado, etc.

Disear con un CI decodificador 74LS155 y compuertas NAND.

Los max trminos iran de 0 a 3 en 1Y0 a 1Y3 y de 4 a 7 en 2Y0 a 2Y3.

Tendramos

1 = + = ( + ) + = + +

Fig 7.1

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 2 = + = ( + ) + = + +

Fig 7.2

3 = + = ( + ) + = + +

Fig 7.3

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 8. Disear las siguientes funciones lgicas de una o ms salidas, usando
decodificadores 74LS138 74LS139 binarios y compuertas NAND (74LS10,
74LS20, 74LS30, etc):
a) Fa = x,y,z (2,4,7)
b) Fb = a, b, c, d (2,4,6,14)
c) Fc = w, x, y (1,3,5,6) y Gc = w, x, y (2,3,4,7)
d) Fd = w, x, y, z (0,1,2,3,5,7,11,13)

Para Fa = x,y,z (2,4,7)

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Para Fb = a, b, c, d (2,4,6,14)

Para Fc = w, x, y (1,3,5,6)

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 Para Gc = w, x, y (2,3,4,7)

Para Fd = w, x, y, z (0,1,2,3,5,7,11,13)

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014

 9. Presente las simulaciones de los circuitos mostrados en este cuestionario
previo

Las dems simulaciones estn en sus correspondientes preguntas.

Todas las simulaciones estn adjuntadas al trabajo.

LABORATORIO CIRCUITOS DIGITALES I FIEE - 2014