UNIVERSIDAD INDUSTRIAL DE SANTANDER 1

Escuela de Ingenieras Elctrica, Electrnica y de Telecomunicaciones

Perfecta combinacin de Energa y Talento

Diseo e implementacin de convertidor ADC

Flash con transistores.
Sebastin Benjumea 2143017., Mauricio Alejandro Almanza 2143044., and Lady Tatiana Garca
Moreno 2132254., Astrid Carolina Padilla Arrieta,2144744

a 30uA en la entrada del par por medio de un espejo de

I. INTRODUCCIN corriente. As mismo, el voltaje de alimentacin Vdd fue
de 5 volts. Las medidas de los transistores fueron las
Los conversores ADC de tipo flash utilizan comparadores siguientes:
para comparar tensiones de referencia con la tensin de una
seal de entrada, estas tensiones de referencia se generan a Transistor W[m] L[m]
M1 3 1
partir de una escalera resistiva que consta de 2N resistencia,
M2 3 1
donde N es el nmero de bits que se obtienen a la salida del
M3 4.5 1
convertidor, lo cual nos indica la resolucin del mismo. En M4 4.5 1
total se hace un uso de 2N-1 comparadores para este tipo de M5 56 1
convertidor. M6 4 0,4
Al ser un conversor de tipo flash su caracterstica principal M7 1 0,4
es la rapidez con la que se hacen las comparaciones, por lo M8 3 0,4
cual el tiempo en el que se hacen las comparaciones son de M9 1 0,4
gran importancia, as como la diferencia mnima en las M10 3 0,4
entradas del comprador que generan los estados altos o bajos a M11 1 0,4
la salida del comparador.
La potencia total consumida de este comparador fue de
II. RESULTADOS 0.394 mW.
Mediante el uso de la herramienta PSpice A/D de Orcad, se Se midieron parmetros de:diferencia de voltaje necesaria
modelaron en modo texto los siguientes comparadores: para saturar la salida a su ms alto limite y a su ms bajo
limite (VIH y VIL), Voltaje de offset del comparador,
tiempo de subida y de bajada de la respuesta en el nodo de
A. Comparador de dos etapas en lazo abierto con
salida del comparador, voltaje de referencia mnimo y
buffer de salida.
mximo para el funcionamiento del comparador, y su
respuesta en frecuencia, para la cual se tuvo en cuenta el
comparador con una carga de 500fF y sin los inversores.

1. VIH y VIL

Fig. 1. Comparador de dos etapas en lazo abierto.

Para el diseo del comparador de la figura 1, se tuvo en

cuenta una corriente de polarizacin de 10uA, amplificada Fig. 2. Curva de transferencia de un comparador con ganancia finita.
Tomado de [1]
 UNIVERSIDAD INDUSTRIAL DE SANTANDER 2
Escuela de Ingenieras Elctrica, Electrnica y de Telecomunicaciones
Perfecta combinacin de Energa y Talento
5.6V

(-5.6557m,4.9642) A partir de los datos de la figura 4 y 5 se obtuvo que:

4.0V Tiempo de subida=100ns
Tiempo de bajada= 100 ns
(-13.870m,2.4988)
3. Voltajes de referencia mnimo y mximo para
2.0V comparacin adecuada.

Vrefmin=0.606V
(-21.639m,19.083m) Vrefmax=4.8V
0V
7.5V
-50mV 0V 50mV
V(8)
V(5)- V(4)
6.0V
Fig. 3. Curva de transferencia del comparador de dos etapas en lazo
abierto.
4.0V
VIH= -5.657mV-(-13.870mV)=8.213mV (4.799V)
VIL=-21.639mV+13.870mV= -7.769mV
VOS=-13.870mV
2.0V

2. Tiempo de subida y de bajada de la respuesta del

comparador
0V
0s 0.5ms 1.0ms
6.0V V(10) V(5)
Time

Fig. 6. Comparacin de seal senoidal de entrada de amplitud 3.5V, offset de

3.5V y frecuencia 1kHz, con Vref=4.8V
4.0V
7.5V

(0.9997m,2.5V)
6.0V

2.0V

4.0V (4.8580V)
(0.9996m,54.699nV)
0V
0.9990ms 0.9995ms 1.0000ms 1.0005ms 1.0010ms
V(10) 2.0V
Time
Fig. 4. Tiempo de subida

5.6V
0V
0s 0.5ms 1.0ms
V(10) V(5)
4.0V Time
(1.5006m,4.98V)
(1.5007m,2.5145) Fig. 7. Comparacin de seal senoidal de entrada de amplitud 3.5V, offset
de 3.5V y frecuencia 1kHz, con Vref=5.5V

2.0V Para voltajes de referencia mayores que 4.8V, la

comparacin no se hace adecuadamente, pues as se aumente
el valor de vref, la comparacin se toma en nivel alto para
valores mayores de 4.8V, tal como se puede apreciar en la
0V figura 7, donde el valor de voltaje de referencia es 5.5V,
1.5002ms 1.5004ms 1.5006ms 1.5008ms 1.5010ms pero la salida del comparador se pone en estado alto a partir
V(10)
Time de 4.85V de la seal de entrada.
 UNIVERSIDAD INDUSTRIAL DE SANTANDER 3
Escuela de Ingenieras Elctrica, Electrnica y de Telecomunicaciones
Perfecta combinacin de Energa y Talento

4. Respuesta en frecuencia del comparador sin A. Comparador con realimentacin positiva.

inversores y capacitancia de carga de 500fF

Para evaluar la respuesta en frecuencia de este
comparador, se mir la salida de este variando la
frecuencia de la seal de entrada y evaluando los puntos en
los cuales se haca incorrecta la comparacin. Se tom
como criterio que el rango de cada comparacin no fuera
mayor que 0.625V debido a que la implementacin de este
ser con una red resistiva de 8 resistencias.
6.0V
Para el diseo del comparador de la figura 1, se tuvo en cuenta
una corriente de polarizacin de 10uA, amplificada a 30uA en
la entrada del par por medio de un espejo de corriente. Esta
corriente se calcul de tal manera que el par diferencial
consumiera aproximadamente la misma potencia del
comparador estudiado en el punto anterior. As mismo, el
voltaje de alimentacin Vdd fue de 5 volts. Las medidas de los
transistores fueron las siguientes:

Transistor W[m] L[m]

M1 3 1
4.0V
M2 3 1
M3 4.8 1
M4 4.8 1
M5 7.5 1
2.0V
M6 6 0,4
M7 6 0,4
M8 2 0,4
M9 2 0,4
0V M10 3 0,4
0s 1.0ms 2.0ms 3.0ms 3.5ms M11 1 0,4
V(8) V(5)
Time M12 3 0,4
M13 1 0,4
Fig. 8. Operacin del comparador a 1kHz de frecuencia en seal de
entrada y Vref=2.5V.
La potencia total consumida de este comparador fue de
5.2V
0.364 mW.

4.0V
Se midieron parmetros de: diferencia de voltaje
necesaria para saturar la salida a su ms alto limite y a su
(2.5589V)
ms bajo limite (VIH y VIL), Voltaje de offset del
(1.7743V) comparador, tiempo de subida y de bajada de la respuesta
en el nodo de salida del comparador, voltaje de referencia
2.0V
mnimo y mximo para el funcionamiento del
comparador, y su respuesta en frecuencia, para la cual se
tuvo en cuenta el comparador con una carga de 500fF y
sin los inversores.
0V

0s 5us 10us 15us 20us 25us

1. VIH y VIL
V(8) V(5)
Time

Fig, 9. Operacin del comparador a 60kHz de frecuencia en seal de entrada y 5.3V

Vref de 2.5V.
(15.931m,4.9745)
Como se puede apreciar en la figura 8, a 1kHz de frecuencia 4.0V
hay una correcta comparacin, ya que el cambio de estado alto
a estado bajo es casi inmediato. Por el contrario, en la figura 9 (8.8182m,2.5182V)
se puede apreciar que para una frecuencia de 60khz, el estado
alto que aparece cuando la seal senoidal est 2.5V, pasa a
2.0V
estado bajo hasta pasados los 1.77V de la seal de entrada, la
diferencia es mayor que los 0.625V del criterio mencionado
anteriormente, por lo cual se considera que para frecuencias (2.4510m,-247.619nV)
mayores a 60kHz el comparador no funciona correctamente.
0V

-100mV 0V 100mV 200mV

V(11)
V(4)- V(5)

Fig. 10. Curva de transferencia del comparador con realimentacin

positiva.
 UNIVERSIDAD INDUSTRIAL DE SANTANDER 4
Escuela de Ingenieras Elctrica, Electrnica y de Telecomunicaciones
Perfecta combinacin de Energa y Talento

5.4V
VIH= 15.931mV-8.8182mV=6.367mV
VIL=8.818mV-2.45mV=7.11mV
VOS=8.18mV (4.9823V)
4.0V

2. Tiempo de subida y de bajada de la respuesta del

comparador
2.0V
5.3V

4.0V

0V

0s 0.5ms 1.0ms
(1.0006m,2.490V) V(11) V(4)
Time

2.0V
Fig. 13. Comparacin de seal senoidal de entrada de amplitud 2.5V, offset
de 2.5V y frecuencia 1kHz, con Vref=4.9V

(1.0001m,-33.137nV) 5.0V
0V

0.990ms 0.995ms 1.000ms 1.005ms 1.010ms

V(11) (4.984V)
Time

Fig. 11. Tiempo de subida de la respuesta en el nodo de salida del

comparador.

2.5V
5.3V

(1.4988m,5.00V)
4.0V

(1.5001m,2.55V)
0V
0s 1.0ms 2.0ms
2.0V V(11) V(4)
Time
Fig. 14. Comparacin de seal senoidal de entrada de amplitud 2.5V, offset
de 2.5V y frecuencia 1kHz, con Vref=4.95V

Para valores de Vref mayores a 4.9V la seal de salida del

0V
comparador se empezaba a deformar y no alcanza totalmente
1.494ms 1.500ms 1.510ms
V(11) los 5 volts del nivel alto a la salida.
Time

4. Respuesta en frecuencia del comparador sin

Fig. 12. Tiempo de bajada de la respuesta en el nodo de salida del
comparador. inversores y capacitancia de carga de 500 [fF]

A partir de los datos de la figura 4 y 5 se obtuvo que: Para valorar la respuesta en frecuencia de este comparador,
Tiempo de subida=500ns se analiz la salida de este variando la frecuencia de la
Tiempo de bajada= 1.3 s seal de entrada y valorando los puntos en los cuales no se
realizaba correctamente la comparacin. Se tom como
3. Voltajes de referencia mnimo y mximo para criterio que el rango de cada comparacin no fuese
comparacin adecuada. superior a 0.625V debido a que la implementacin de este
ser con una red resistiva de 8 resistencias.
Vrefmin = 0.60069 [V]
Vrefmax = 4.9 [V]
 UNIVERSIDAD INDUSTRIAL DE SANTANDER 5
Escuela de Ingenieras Elctrica, Electrnica y de Telecomunicaciones
Perfecta combinacin de Energa y Talento

5.0V
Cuando se comparan los resultados logrados para cada
comparador se eligi para la implementacin del convertidor
ADC flash, el comparador con realimentacin positiva, ya que
este presenta una mejor respuesta en frecuencia y un mayor
rango de Vref. As mismo, se encuentra que este requiere
(2.5007V)
menor umbral de decisin en terminales para sus estados bajo
2.5V
y alto (VIH y VIL).

CODIFICADOR DE PRIORIDAD 8 A 3
Teniendo en cuenta la tabla de verdad se dise el circuito de
compuertas lgicas, usando compuertas NAND, NOR y NOT,
las cuales fueron diseadas con transistores, los parmetros
0V
usados para las compuertas fueron:
0s 0.5ms 1.0ms 1.5ms 2.0ms 2.5ms
V(4) V(11)
Time NAND
Fig. 15. Operacin del comparador a 1kHz de frecuencia en seal de entrada
PMOS W = 3 [m]; NMOS = 4.5 [m]
y Vref=2.5V.

NOR
PMOS W = 3 [m]; NMOS W = 1 [m]

NOT
PMOS W = 3 [m]; NMOS W = 1 [m]

*Todos con un parmetro L = 0.4 [m]

Estos parmetros se dedujeron con L mnimo y W, tal que no

afectar demasiado la respuesta en frecuencia debido al efecto
de capacitancias parsitas.

De las 8 entradas que tiene el codificador, solo se usan 7 de

estas, ya que solo se utilizaron 7 comparadores, esto es
permitido debido a que la entrada no empleada no infiere en el
comportamiento del codificador a excepcin de que su valor
Fig. 16. Operacin del comparador a 850kHz de frecuencia en seal de lgico sea 1.
entrada y Vref=2.5V.
50 El efecto cuerpo en la compuerta NAND afecta levemente la
frecuencia mxima a la que opera el codificador, a pesar de
(42.308) esta restriccin, el codificador trabaja a frecuencias
(855.790K,39.358)
bastante/considerablemente altas.

-50
10mHz 1.0Hz 1.0KHz 1.0MHz 1.0GHz
20* LOG10(V(9)/V(4))
Frequency

Fig. 17. Diagrama de bode de la respuesta en frecuencia del comparador con

realimentacin positiva. Frecuencia de corte (-3dB): 855kHz.

Cuando la frecuencia de la seal de entrada supera los

850kHz, la comparacin ya no se realiza adecuadamente, Fig. 18. Circuito en compuertas lgicas para codificador de
debido a que el nivel bajo (0V) se alcanza cuando la seal prioridad de 8 a 3.
llega a valores por debajo del rango estimado.
 UNIVERSIDAD INDUSTRIAL DE SANTANDER 6
Escuela de Ingenieras Elctrica, Electrnica y de Telecomunicaciones
Perfecta combinacin de Energa y Talento
5.0V
IMPLEMENTACION DEL COMPARADOR CON
REALIMENTACION POSITIVA Y EL CODIFICADOR 2.5V

EN UN CONVERTIDOR ADC FLASH 0V

V(4)
5.0V
Usando el comparador con realimentacin positiva, se usaron
2.5V
siete rplicas del mismo, el voltaje de referencia para cada uno SEL>>
de estos se tom de las diferentes posiciones en la escalera V(30)

resistiva de 8 resistencias. 5.0V

2.5V

0V
V(29)
5.2V
5.0V
(4.3864V)
2.5V
(3.8132V)
4.0V 0V
0s 1.0ms 2.0ms 3.0ms 4.0ms 4.5ms
(3.1366V) V(28)
Time
(2.5330V)
CONCLUSIONES
(1.8882V)
2.0V
(1.2649V)

(628.466mV)

(93.725mV)

0V

0s 0.5ms 1.0ms 1.5ms

V(4) (V(20)+V(21)+ V(22)+ V(23)+ V(24)+ V(25)+ V(26)+ V(27))/8
Time

Respuesta a 850kHz de frecuencia

5.0V

2.5V

0V
0s 0.5us 1.0us 1.5us 2.0us
V(4) (V(20)+V(21)+ V(22)+ V(23)+ V(24)+ V(25)+ V(26)+ V(27))/8
Time