U.T.N.

Facultad Regional Buenos Aires

Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Circuitos digitales
De acuerdo con lo visto en las clases tericas consideramos dos tipos de lgica: combinacional y secuencial. Los dispositivos
de lgica combinacional se describen mediante Tablas de Verdad y/o Mapas de Karnaugh y se implementan exclusivamente
mediante compuertas. Los dispositivos secuenciales, en cambio se describen mediante Tablas de Funcionamiento y/o
Diagramas de Transicin de Estados [DTE] y se implementan usando compuertas y elementos de memoria [biestables
flipflops].
A continuacin, se propone una serie de ejercicios destinados a consolidar los conceptos desarrollados de manera terica.

Ejercicio 1
Conectar cada Artefacto con su Descripcin

Artefacto Descripcin
Compuerta caracterizada por
Generador de proporcionar 1 como salida cuando la
Paridad cantidad de entradas en 1 es impar

Permite obtener un frame binario para

cada uno de los dgitos decimales
Decodificador

Genera el bit de control que se adosa a

un mensaje de modo que cada frame
PLD tenga una cantidad de unos par o impar,
segn criterio adoptado

Dispositivo que a partir de n entradas

Diagrama de proporciona 2n salidas que pueden
Karnaugh usarse para habilitar otros
componentes.

Representacin Grfica equivalente a

una Tabla de Verdad en la cual cada
Codificador BCD sector corresponde a un trmino
mnimo de la funcin.

Dispositivo consistente en arreglos

programables de compuertas AND y
X-OR compuertas OR.
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Ejercicio 2
Conectar cada Artefacto con su Descripcin

Artefacto Descripcin

Dispositivo que utiliza n lneas de entrada de

ROM control para transferir un 1/n dato de entrada a
la nica va de salida

Dispositivo de Lgica Programable compuesto

DEMUX por una matriz AND fija y una matriz OR
programable

Dispositivo que utiliza n lneas de entrada de

PAL control para transferir un dato proveniente de la
nica va entrada a una de las 2n salidas

Dispositivo de Lgica Programable compuesto

PLA por una matriz AND programable y una matriz
OR fija

Dispositivo de Lgica Programable compuesto

MUX por una matriz AND programable y una matriz
OR tambin programable
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Ejercicio 3
a) Dibuje el Plan de Programacin para la ROM mostrada en la figura, de manera que desde la direccin L0, en forma
ascendente se almacene, en ASCII la leyenda: UTN.BA-DISI*2017.
b) dem al anterior, para almacenar un cdigo Gray de 4 posiciones.

A3 A2 A1 A0

L0

L1

L2

L3

L4

L5

L6

L7

L8

L9

L10

L11

L12

L13

L14

L15

El smbolo corresponde a un enlace intacto en la red OR y X corresponde al enlace destruido.

 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Ejercicio 4
Dibujar el diagrama de bloques de una ROM de 64 posiciones y el Plan de Programacin para almacenar en ella la seccin de
un programa en lenguaje de mquina que:
1. Colocar a ceros [reset] los siguientes registros de propsito general: AX, BX, CX, DX, BP, SI, DI.
2. Cargar el valor hexadecimal ABCD en el SP.

Instruccin (Mnemnico) Lenguaje de Mquina

MOV AX, 0000 B80000

MOV BX, 0000 BB0000

MOV CX, 0000 B90000

MOV DX, 0000 BA0000

MOV BP, 0000 BD0000

MOV SI, 0000 BE0000

MOV DI, 0000 BF0000

MOV SP, ABCD BCCDAB

 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Artefacto Definicin del caso Tabla de Verdad Elaboracin y Circuito

Generador de Genera el bit de control (par / impar) para # b3 b2 b1 b0 bc
Paridad un conjunto de bits. Se propone el diseo 0 0 0 0 0 0
para controlar un mensaje original de 4 1 0 0 0 1 b3
1 b2
bits, de manera que todas las 2 0 0 1 0 bp
1 b1
combinaciones tengan cantidad par de 1.
3 0 0 1 1 0 b0
Diagrama de Karnaugh 4 0 1 0 0 1 b3
b1b0 b1b0 b1b0 b1b0 5 0 1 0 1 0 b2
00 01 11 10 6 0 1 1 0 0 b1
b3b2 7 0 1 1 1 1 b0
1 1 8 1 0 0 0 1
00
b3b2 9 1 0 0 1 0
1 1 10 1 0 1 0 0
01
b3b2 11 1 0 1 1 1
1 1 12 1 1 0 0 0
11
b3b2 13 1 1 0 1 1
1 1
10 14 1 1 1 0 1
15 1 1 1 1 0
Verificador de Comprueba la paridad/imparidad de un # bp b2 b1 b0 V
Paridad conjunto de bits. Se propone el diseo 0 0 0 0 0 0
para controlar un mensaje original de 3 1 0 0 0 1 1 bp
V
bits [que se transforman en 4 con el 2 0 0 1 0 1 b2
agregado del bit de control. b1
3 0 0 1 1 0
Comprobaremos PARIDAD. b0
4 0 1 0 0 1
5 0 1 0 1 0 b2
b1b0 b1b0 b1b0 b1b0 b1
6 0 1 1 0 0
00 01 11 10 b0
7 0 1 1 1 1
b3b2
1 1 8 1 0 0 0 1
00
9 1 0 0 1 0
b3b2
1 1 10 1 0 1 0 0
01
11 1 0 1 1 1
b3b2
1 1 12 1 1 0 0 0
11
13 1 1 0 1 1
b3b2
10
1 1 14 1 1 1 0 1
15 1 1 1 1 0
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Artefacto Definicin del caso Tabla de Verdad Elaboracin y Circuito

Codificador Sirve para producir el cdigo binario
BCD XS3 para cada uno de los dgitos D D D D D D D D D D b3 b2 b1 b0 D D D D D D D D D D
0 1 2 3 4 5 6 7 8 9
decimales en el formato BCD 0 1 2 3 4 5 6 7 8 9
seleccionado. Proponemos el 1 0 0 0 0 0 0 0 0 0 0 0 1 1
desarrollo del codificador BCD XS3, 0 1 0 0 0 0 0 0 0 0 0 1 0 0 b3
cuyo circuito se presenta en la figura 0 0 1 0 0 0 0 0 0 0 0 1 0 1
adjunta. 0 0 0 1 0 0 0 0 0 0 0 1 1 0
b2
0 0 0 0 1 0 0 0 0 0 0 1 1 1
b 3 = D 5 + D 6 + D 7 + D 8 + D9 0 0 0 0 0 1 0 0 0 0 1 0 0 0
b 2 = D 1 + D 2 + D 3 + D 4 + D9 0 0 0 0 0 0 1 0 0 0 1 0 0 1 b1
b 1 = D 0 + D 3 + D 4 + D 7 + D8 0 0 0 0 0 0 0 1 0 0 1 0 1 0
b 0 = D 0 + D 2 + D 4 + D 6 + D8 0 0 0 0 0 0 0 0 1 0 1 0 1 1
0 0 0 0 0 0 0 0 0 1 1 1 0 0 b0
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Decodificador Hay diferentes tipos de # b2 b1 b0 Ac A2 A1 A0

decodificadores. Un mensaje-dgito 0 0 0 0 L0
BCD puede decodificarse a ASCII 1 0 0 1 L1
(para imprimirlo o presentarlo en 2 0 1 0 L2 L0
pantalla) o utilizarlo para activar un 3 0 1 1 L3
display de siete segmentos. 4 1 0 0 L4 L1
Un cdigo binario de n bits se 5 1 0 1 L5
decodifica para recuperar cada una L2
6 1 1 0 L6
de las 2n instancias posibles. 7 1 1 1 L7
Se desarrollar un decodificador n x L3
2n, siendo n igual a tres
L4

L5

L6

L7
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Multiplexor Es un dispositivo que transfiere a una # C2 C1 C0 Mc

C2 C1 C0
MUX nica salida una de las 2n entradas, 0 0 0 0 D0
seleccionndola en base al cdigo de 1 0 0 1 D1
control recibido. Desarrollaremos un 2 0 1 0 D2
3 0 1 1 D3 D0
MUX con 8 entradas de dato y 3 de
4 1 0 0 D4
control. 5 1 0 1 D5 D1
6 1 1 0 D6
7 1 1 1 D7 D2

D3

D4

D5

D6

D7
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Demultiplexor # C1 C0 D S0 S1 S2 S3
C1 C0
DEMUX
0 0 0 D D 0 0 0
1 0 1 D 0 D 0 0
2 1 0 D 0 0 D 0 S0
3 1 1 D 0 0 0 D

S1

D
S2

S3

Artefacto Definicin del caso Dispositivo Sin Programar Dispositivo Programado

Dispositivos Son frameworks de compuertas asociadas a una red A A B B A A B B
Lgicos de interconexin que se adquieren no
Programables
programadas y se programan suprimiendo las AB
PLD conexiones que no revisten inters.
Esto permite realizar rpidamente un circuito sin
cableado, lo que constituye una significativa AB
ventaja. Por este motivo son muy usados para
desarrollar prototipos y poner a punto componentes. AB
La mayor parte de estos dispositivos son field-
programmable es decir se programan fuera del
AB
ambiente en que son fabricados;
Muchos son borrables y reprogramables, lo que
permite su reutilizacin;
U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Convenciones de Representacin Los tres tipos ms simples de PLD o

Buffer: Los datos Fusibles: La trama de Programmable Logic Device son:
B ingresan a travs de conexin original tiene un La memoria de solo lectura ROM: [matriz AND fija y
buffers que dan salida a la contacto fusible en cada OR programable]
variable y a su + cruce. Con la El array lgico programable PLA: [matriz AND
complemento programacin se queman programable y matriz OR programable]
algunos fusibles y otros El array de lgica programable PAL: [matriz AND
F-Intacto F-Quemado permanecen intactos. programable y matriz OR fija]

ROM
Es una matriz fija de compuertas AND R
seguida de una matriz programable de Palabra O Matriz AND Matriz OR
compuertas OR. M fija programable
Dato Conexionado
En su forma bsica, la entrada es una Entradas [Decodificador]
programable Salidas
palabra de direccin y la salida configura
el contenido de esa posicin.
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

Artefacto Definicin del caso Dispositivo Sin Programar Dispositivo Programado

ROM Se utilizar una ROM programable
para almacenar un codificador Gray de A2 A1 A0 A2 A1 A0
8 posiciones

# G2 G1 G0 L0 L0
0 0 0 0
L1 L1
1 0 0 1
2 0 1 1 L2 L2
3 0 1 0
4 1 1 0 L3 L3
5 1 1 1
6 1 0 1 L4 L4
7 1 0 0
L5 L5

L6 L6

L7 L7

F2 F1 F0 G2 G1 G0

PAL PAL
Es una matriz programable de compuertas AND Matriz OR
Conexionado Matriz AND
que alimenta a una matriz fija de compuertas OR.
programable
fija Salidas
Programable
 U.T.N. Facultad Regional Buenos Aires
Ingeniera en Sistemas de Informacin
Arquitectura de Computadores

PLA PLA
Es una matriz programable de compuertas AND Matriz AND Matriz OR
que alimenta a una matriz programable de Conexionado Programable Conexionado Programable
compuertas OR. programable programable
Salidas