Vous êtes sur la page 1sur 3

UNI-FIEE SISTEMAS DIGITALES I CICLO 2014-2

EE-635 M-N-O CUARTO LABORATORIO

LATCH, FLIP-FLOPS, MAQUINAS DE ESTADOS FINITOS

I. OBJETIVOS
1. Comprobar el funcionamiento de los flip flops en Maquinas de Estados Finitos.
2. Comprobar el funcionamiento de los flip flops en Registros y Contadores.
3. Comprobar el funcionamiento de memorias tipo 2716 y/o 2732, as como la 6116
(RAM ESTATICA).

II. MATERIALES
1. Fuente regulada de + 5 VDC
2. Circuitos Integrados: Utilizados en las experiencias anteriores, asimismo escoger
entre los siguientes:
7476, 74190, 74193, 2716, 2732, 6116, 4116, 2114.
3. Resistencias de 330 , w.
4. Diodos LED.
5. Display de 7 segmentos.
6. Protoboard.
7. Cable telefnico para conexiones.
8. Alicate de punta.

III. CUESTIONARIO

1. Comprobar en el laboratorio el funcionamiento de los siguientes dispositivos de


memoria: Latch SET; Latch RESET; Latch SET-RESET, construido con puertas NOR;
Latch SET-RESET, construido con puertas NAND. Latch S-R construido con
compuertas NOR y controlado por compuertas y Latch S-R construido con compuertas
NAND y controlado por compuertas.

2. Implementar el circuito de la figura. Coloque la lnea de inicio a 0 y luego colquela


a 1. Cul es la secuencia seguid por QBQA?. Retorne la lnea de inicio a 0. Qu
ocurre en la salida al recibir ms pulsos de reloj?. Coloque en la salida de Q AQB leds
para observar la secuencia de salida y lo que ocurre al recibir ms pulsos de reloj.

1
3. Para el diagrama de estados mostrado, hallar:
a) Tabla de estados.
b) Tabla de estados reducida.
c) Implementar el circuito con FF J-K.
d) Hallar la secuencia de estados cuando x = 0.
e) Hallar la secuencia de estados cuando x = 1.

4. Disear e implementar en el laboratorio, un circuito secuencial utilizando FF tipo D,


conectados en cascada, de modo que desplace un bit hacia la derecha y recircule
continuamente.

5. Construir a partir de latches S-R construidos con compuertas NOR o NAND,


comprobados anteriormente, los siguientes FF: S-R, D, J-K y T. Comprobar su
funcionamiento utilizando el timer 555 como reloj (configuracin astable). Visualizar Q
y Q, las salidas de los FF visualizadas en LEDs.

2
6. Utilizando la herramienta Max Plus II, disee un circuito contador escalador que
proporcione la secuencia: 5, 7, 2, 0, 4, 5, Segn el procedimiento siguiente:
a) Crear el esquemtico.
b) Asignar pines de entrada y salida.
c) Conectar los smbolos.
d) Editar los nombres de los pines.
e) Asignar nmero de pines.
f) Compilar el proyecto.
g) Simular el proyecto.

7. Utilizando la herramienta Max Plus II, disee la mquina de estados que reconozca la
secuencia 0011, aun traslapadas. Segn el procedimiento:
a) Crear el esquemtico.
b) Asignar pines de entrada y salida.
c) Conectar los smbolos.
d) Editar los nombres de los pines.
e) Asignar nmero de pines.
f) Compilar el proyecto.
g) Simular el proyecto.

IV. INFORME El informe contendr lo siguiente:


1. Resumen terico.
2. Cuestionario desarrollado (indicando la solucin y tablas de combinaciones).
3. Resultados experimentales de la practica (visados por el profesor).
4. Observaciones, conclusiones y recomendaciones.
5. Bibliografa.

DURACION: Tres (03) semanas.