Circuitos Digitales

Circuitos digitales
Una introduccin
Arq. de Computadoras 2014. Dr. L. Canali 1

Sea un conjunto A de variables binarias
A{a1, a2,, an}
Estas variables, como se ha visto, tienen solamente dos estados, que

pueden ser: apagado/encendido; verdadero/falso; 0/1; etc.
Las variables se combinan formando funciones. Estas funciones se

procesan de acuerdo a las reglas del lgebra de Boole.

En lgebra de Boole las operaciones posibles son tres:
AND; OR; y NOT.
Se lee A o B y NO A mas B
Operacin OR. Compuertas y

Tablas de Verdad.

Ejemplo:
220 V ca
La lmpara se enciende
cuando las llaves A o B
se conectan.
La operacin OR da UNO sii

A B
alguna de sus entradas es UNO
Lmpara
Neutro

Ejemplo: la alarma suena cuando el valor de la temperatura o el
de la presin son altos.

Ejemplo: en un sistema de variables que cambian en el tiempo como
las de la figura, la salida es tambin funcin del tiempo.

Operacin AND
Compuertas y tablas de verdad de la operacin AND. x = A.B se lee

x = A and B y NO A por B. Es vlido poner x = AB.
La salida de una compuerta AND es UNO sii todas las entradas son
iguales a UNO

Ejemplo:
A B Neutro
Lmpara
220 V ca
La lmpara se enciende si A and B estn cerradas

Ejemplo:
Comportamiento en el tiempo de variables en una puerta AND

Nuevo ejemplo: Observemos que la salida copia la entrada A si la
variable B est en UNO. Se dice entonces que B es la
habilitacin (enable, en ingls) de la variable A. Esta
funcin es de capital importancia.
Este comportamiento depende de las

velocidades de propagacin de los circuitos
lgicos usados y de la escala de tiempos.

Si se ve detenidamente las tablas de verdad, se observa que una
compuerta AND para lgica positiva (UNOS) es una OR para
lgica negativa (CEROS) y viceversa.

Verdadero o falso?
La salida de una compuerta AND difiere siempre de una

OR para cualquier combinacin de entradas

Operacin NOT.
Este smbolo implica negacin.
Compuerta y tabla de verdad de la operacin NOT.
Esta es solamente unaria. No est definida la operacin NOT sino

para una sola variable.

Cual es la salida en
el caso (a)?
Y en el (b)?
Porqu?

Sumario de las operaciones vistas.

Expresin algebraica de los circuitos lgicos.
Todo circuito se puede describir algebraicamente.
Puede ponerse:
x = C+ A.B

Observar que A se conecta a la entrada de dos
compuertas distintas

Evaluacin de circuitos.
Puede usarse la expresin de salida para establecer el estado de la

misma ante alguna combinacin de entradas
Ejemplo:
En el circuito de la figura, establecer el
valor de x para la combinacin:
A = 0; B = 1; C = 1; y D = 1

Para este circuito, evaluar la salida x
para la combinacin:
A = 0; B = 0; C = 1; D = 1 y E = 1

Reglas para evaluacin.
1.- Realizar la inversin de todos los trminos simples, esto es
0 1;1 0
2.- Luego efectuar las operaciones entre parntesis
3.- Hacer las operaciones AND antes que las OR, a menos que los
parntesis indiquen lo contrario.
4.- Si una expresin est bajo barra, realice las operaciones dentro
de la expresin y luego invierta.

Evaluacin de salida a partir de circuito.
Ejemplo:
1
0
A= 0
B=0 x= 0
C=0
1
0
D=0
Establecer el valor de salida para todas las entradas en cero.

Los valores estn en rojo.

Circuitos desde expresiones booleanas.
Siempre se puede construir (sintetizar) un circuito a partir de una

expresin booleana.
Ejemplo: sea la expresin:
El circuito es el de la figura.
La salida se da a partir de una
compuerta OR de tres entradas

Ejemplo: Sintetizar e circuito que implemente la expresin:
El circuito es:

Compuertas NOR.

Compuertas NAND.

Forma de onda en el tiempo de una funcin implementada con NOR

Ejemplo: Escriba la funcin booleana de una compuerta NOR de tres
entradas, seguida por un inversor.
La funcin de la compuerta es:
Con un nuevo inversor, queda:
y el circuito es:

Ejemplo:
Implementar la funcin:
usando solamente compuertas NAND y NOR
El trmino es la salida de una NOR. Esta debe combinarse con

la salida de una NAND entre A y B, para luego obtener:
Obtener la salida de este circuito para la combinacin:

A = 1; B = 1;C = 1; y D = 0.

Ejemplo:
Sintetizar un circuito de una NAND de tres entradas usando solamente
compuertas de dos entradas.
Solucin posible
Recordar que:

Implementacin de circuitos usando solamente compuertas NOR y
NAND.

Compuerta O-Exclusiva (ExOR)
La expresin booleana es:
La compuerta se representa como:
La tabla de verdad es:

Tabla de verdad para mas de dos variables:
Fijarse que la Tabla especifica que la

salida es UNO cuando hay un nmero
impar de unos en las combinaciones
de entrada.
La funcin clsica de la ExOR es la de

deteccin de paridad

Por razones de costo no se han producido compuertas integradas de
mas de dos entradas.
Alternativas:
Tres entradas
Cuatro entradas

Sistemas de Tercer Estado: en ellos existe un estado especial que
desconecta la salida. Las tablas de verdad son (NAND)

La aplicacin mas notable es:
Bus comn.
A otros circuitos.

lgebra de los circuitos binarios.

lgebra de los circuitos binarios (continuacin)

lgebra de los circuitos binarios (continuacin)

Leyes de conmutatividad
Leyes de asociatividad
Leyes de distribucin.
Estas propiedades son comunes al lgebra normal y a las de Boole.

Estas propiedades se manifiestan solamente
en lgebras de Boole
En general:
Del mismo modo puede demostrarse que:

Aplicaciones de las definiciones presentadas:
La de mayor peso es la minimizacin de expresiones lgicas.
Minimizacin = reduccin del nmero de trminos o del nmero de

variables en los trminos.
Ejemplo: Minimizar la funcin

factorizando
que es:

Ejemplo 2: Minimizar la funcin:
puede escribirse, haciendo las operaciones:
como: y
queda entonces:
que operando queda:

Minimizar la funcin:
Sacando factor comn a CD
y como = y 15 a
Finalmente resulta:

Teoremas de De Morgan
Ejemplo: en la expresin
Puede escribirse como:
que operando queda:
y finalmente:

Usando circuitos, las leyes de De Morgan significan:
NOR implementada con AND e inversores
NAND a partir de OR e nversores
Combinacin.

La consecuencia es que cualquier funcin lgica puede implementarse
con solo compuertas NAND o NOR.

O-Exclusiva a partir de NAND

Formas cannicas.
Las expresiones booleanas se escriben fundamentalmente como suma

de productos y producto de sumas.
Forma suma de productos. La funcin:
tiene la tabla de
verdad que se muestra.
La forma suma de
productos est compuesta
por mintrminos.

Forma producto de sumas.
A partir de la misma tabla de verdad anterior:
Puede obtenerse la funcin de 2
abajo en forma de producto de 3

4
sumas (maxtrminos)
4 3 2 1
Equivalente a la forma anterior.

Forma dual de una expresin booleana.
Para toda expresin booleana, su forma dual es la que resulta de

reemplazar los productos por sumas y viceversa.
Ejemplo: la funcin tiene como dual a
La funcin es la dual de
Cul es la funcin dual de ?
es:

Forma expandida de expresiones booleanas.
Se llama forma expandida de una expresin booleana a la que resulta

de la inclusin de todas las combinaciones posibles de las variables
que faltan.
Sea la expresin: de tres variables.
La expansin se hace de este modo:
es ya una forma de tres variables donde ninguna falta

quedando finalmente:
* *
(a + a = a)
Una expresin booleana expandida en la que en cada trmino
existen todas las variables, ya sea en su forma normal o
complementada, se llama forma cannica.
Ejemplo:
Es una expresin booleana cannica.
Las formas cannicas son terriblemente importantes.
Todos los mtodos formales de minimizacin de funciones se

basan en expresiones cannicas.

Qu es minimizar?
Reducir los trminos o la cantidad de sus variables en una expresin

booleana.
Esto implica menor nmero de circuitos o menor complejidad de los

mismos.
Este procedimiento es esencial para el diseo de sistemas digitales

usando tcnicas de baja escala de integracin.
De los mtodos usuales para esto, que son los tabulares (Quine-Mc
Cluskey) y los diagramas de Karnaugh, nos dedicaremos a este
ltimo.

Diagramas de Karnaugh. [1]
Es un procedimiento grfico para minimizacin de funciones lgicas,

basado en las propiedades explicadas previamente.
Est basado en presentar la informacin de la tabla de verdad de las

funciones en forma de diagramas, facilitando minimizar las expresiones
por simple inspeccin.
El mtodo requiere que las funciones sobre las que se ha de trabajar

estn presentadas en su forma cannica.
[1] Karnaugh, Maurice. (November 1953). "The Map Method for Synthesis of Combinational Logic Circuits
Proc. of the American Institute of Electrical Engineers.
Los diagramas muestran de manera grfica la adyacencia de dos
trminos de una expresin booleana. Sea la tabla de verdad:
la funcin es:
este es el diagrama
de Karnaugh para
la funcin de dos
variables.
Otro caso:
Observar que los ejes del grfico son

un ejemplo de cdigo Gray.

El diagrama de cuatro variables es:
Forma cannica de la funcin
Funcin en T. V.
Arq. de Computadoras 2014. Dr. L. Canali
diagrama. 57
Funcionamiento. Agrupacin de pares de unos.
Agrupando en un lazo dos

lugares adyacentes del
diagrama elimina la
variable que est en
forma normal y
complementada.
1 2
1 y 2 son adyacentes.

Agrupacin de cuatro unos.
tenemos una funcin x = y
El diagrama es:
La variable que no cambia en el conjunto de cuatro unos
que se forma es C.
Queda eliminado, entonces, el par de variables AB.
Abajo se demuestra que esto es correcto.

La funcin es:
y ABCD
Las variables QUE SE ELIMINAN

son CD.
El diagrama reducido resulta en que X = AB
El agrupar cuatro unos elimina las dos variables que aparecen en su

forma normal y complementaria.
Ejemplos:

Agrupar ocho unos adyacentes elimina tres variables que aparecen
en su forma normal y complementaria.
Ejemplos:

Confeccin de mapas de Karnaugh.
1.- Obtener la Tabla de Verdad de la funcin y la funcin cannica

2.- Construir el mapa poniendo en su lugar los unos de la T.V.
3.- Examinar el mapa ubicando los unos que no son adyacentes a
otros. (unos aislados)
4.- Encerrar en el diagrama los unos que son adyacentes a otro solo
uno.
5.- Encerrar los grupos de unos asociados de a cuatro que existan.
6.- Encerrar los grupos de ocho.
7.- En todo el proceso mantener en un mnimo el nmero de lazos.
8.- Escribir los trminos de cada lazo vinculados por funciones OR.
Los mapas de Karnaugh son formas cmodas de escribir las tablas

de verdad
Los mapas de Karnaugh son tiles hasta seis variables. Ejemplos:

Ejemplo 2

Ejemplo 3.

Diseo de sistemas combinacionales.
Se llama sistema combinacional aquel en el que la salida depende

solamente de los valores de las entradas. No importa la historia previa.
Para el ejemplo trivial:
La T. V. produce usa sola combinacin con uno.

Esto implica una sola compuerta.

Para el caso de la figura la sntesis pide una compuerta AND para
cada valor de la tabla con UNO y lueo la OR de ambas.

Procedimiento de diseo.
1.- Escribir la T. V.
2.- Seleccione los trminos en uno.

3.- Obtenga la funcin en forma de suma de productos.
4.- Minimice por algn procedimiento.
5.- Dibuje el circuito resultante.

Sistemas combinacionales.
Circuitos aritmticos. Semi-sumador.
La tabla de verdad de la operacin suma es:
Es la expresin binaria tanto de la suma como del acarreo.
Circuito semi-sumador completo.

Implementacin de un semi-sumador usando compuertas NAND.

Circuito sumador total.
El sumador total tiene en cuenta la presencia del acarreo previo, esto
significa que entran en juego tres bits.
esquema
Tabla de verdad del sumador total
Ecuaciones booleanas del sumador total

ecuacin del acarreo, factorizada.
factorizacin de la suma.
expresin equivalente del acarreo.
mapa de Karnaugh mapa de Karnaugh

de la suma. del acarreo

Circuito de la suma

Circuito del acarreo.

Conexin de sumadores para efectuar la operacin suma en
cuatro bits.

Multiplexores y decodificadores.

Multiplexores digitales.
Seleccionan datos digitales de entre varias entradas posibles.
Ejemplo: Multiplexor de cuatro entradas.
Circuito
Tabla de verdad

Otro caso: Multiplexor de ocho entradas con habilitacin.
Esquema Tabla de verdad.

Proceso de diseo.
Modelo bsico de dos entradas.
Esquema
Tabla de verdad
Circuito.

Circuito y tabla de un mux de 4
lneas.
La ecuacin booleana es:

Multiplexor de tres canales con habilitacin.
Circuito
Tabla de verdad

Circuito decodificador.
En general, un decodificador tiene la estructura de:
Una sola salida est

en activo a la vez.

Ejemplo: codificador tres a ocho lneas.
Circuito bsico.
Tabla de verdad.

Modelo real. Decodificador digital tres a ocho lneas 74138.
funcionamiento de
las habilitaciones
Diagrama de
funcionamiento.
Circuito
completo.

Consideraciones:
Los decodificadores estn formados, entonces, por:
N entradas.
2N salidas.
N inversores.
2N compuertas and de N entradas c/u. Aumenta una entrada

si existe enable

Comparadores.
Este circuito realiza la comparacin entre dos nmeros, A, B y genera

las salidas: A=B; A>B; A<B. Si representamos esas condiciones con X,
Y, y Z; las expresiones booleanas son:
donde: [1]
X representa la condicin and de las combinaciones donde cada dgito es igual al otro. [1].
Y (= A>B) est formado por la or de las combinaciones de cada dgito en secuencia
Lo mismo se aplica a Z (=A<B)

Este es el circuito para
la comparacin de dos
nmeros de cuatro bits.

Los circuitos comerciales existentes estn organizados en cuatro
bits, pero prevn la posibilidad de conexin en cascada.
Es un ejemplo de ellos el CI 7485.

Tabla de verdad del 7485.

() indica el nmero de pata
Circuito.
Versin de TI, Inc.

Ejemplo de diseo: Comparador de dos bits.
Ecuaciones:
donde es: y
Circuito

Generadores / detectores de paridad.
Basados en el uso de compuertas O exclusiva.

Recordar:
La ExOR da salida
uno para un nmero
impar de unos en la
entrada.
Generador de paridad par para cuatro bits. Es fcilmente aplicable

a paridad impar y a n bits.
Detector de paridad par para cuatro bits.
Es fcilmente aplicable a paridad impar y a n bits.

Sistemas secuenciales.

Un sistema secuencial es una estructura digital que tiene memoria, es
decir que su salida depende de las entradas actuales y de las salidas
anteriores.
Esto habla de dos hechos nuevos:
1.- la existencia de una clase de entradas digitales que operan en base

a impulsos (pulsos de corta duracin en el tiempo)
2.- la existencia de circuitos digitales que son capaces de procesar esa

clase de entradas para:
memorizarlas
contarlas
generar eventos
etc.
De esos circuitos nos ocuparemos ahora.

Un sistema digital es una combinacin de elementos combinacionales
y secuenciales como:
Salidas combinacionales Salidas secuenciales
Entradas externas
El elemento base de todos los sistemas secuenciales es un circuito
inventado en 1917.
Su nombre es Circuito de Eccles-Jordan [3] y se lo conoce como

biestable o flip-flop desde su designacin en ingls.
Ha sido implementado en variedad de modos. El actual implica el uso

de compuertas para aplicaciones de baja escala de integracin.
Estado normal
Estado
complementado
[3]: William H. Eccles, Frank W. Jordan A trigger relay utilizing three-electrode thermionic vacuum tubes The Electrician, vol. 83, page 298.
Reproducido en: Radio Review, vol. 1, no. 3, pag. 143146 (Dic. 1919).

Biestable implementado con compuertas NAND.
Los nombres de las entradas hacen referencia a su funcin

pretendida. Observar que las salidas son simtricas.

Estudio de las combinaciones de entrada.
Posibles estados de salida para las combinaciones de set=clear= 1.

Observar que ambos estados complementarios son estables. Esto
implica que el estado especfico de la salida depende del estado
previo de la misma.

Transicin desde la entrada SET.
Si la salida Q est en cero (0), la

aplicacin de un pulso de duracin
(t1 t0) fuerza la salida Q al estado
UNO. Este estado es estable y
permanece despus de finalizado el
pulso.
Si la salida Q est en uno, la aplicacin

del mismo pulso NO cambia ese
estado.
Entonces, aplicar un pulso en SET, con
la entrada CLEAR en uno, fuerza a uno
la salida Q del biestable.

Para la entrada SET = 1, y la salida Q = 1
la aplicacin de un pulso de duracin
(t1 t0) en CLEAR fuerza la salida Q
a CERO.
Esta situacin es estable y perdura
luego de finalizado el pulso.
Para la misma condicin de SET, si

la salida Q est en CERO permanece
en ese estado luego de la aplicacin
de un pulso en CLEAR.
Entonces, para SET = 1, la aplicacin
de un pulso en CLEAR lleva la salida
Q a CERO.

Estos estados se pueden llevar a la forma de tabla de verdad.
La combinacin SET = CLEAR = 0 produce resultados no estables

pues las dos salidas estn en el mismo estado.
Esta combinacin debe evitarse en biestables basados en NAND.

Ejemplo: Analizar el estado de la salida para el tren de pulsos de la
figura.
El estado inicial es que SET y

CEAR son iguales a uno.
En el instante T1 la accin del

pulso en CLEAR no causa cambio
en la salida.
En el momento T2 el pulso en SET

hace que la salida cambie a UNO.
En T4 la salida es uno. El pulso en SET no hace cambiar este estado.
En T5 el pulso en CLEAR hace que Q pase a ser CERO.

Aplicacin: supresin de rebotes en llaves mecnicas.
rebote
La llave de la figura
presenta el comporta_
miento que se ve a la
derecha debido a los
rebotes mecnicos.
Ese fenmeno se suprime

mediante un biestable
como el de la figura.
La salida es la de la
derecha, libre de rebotes.

Biestable basado en compuertas NOR.
Tabla de verdad
Este circuito es el dual del de

compuertas NAND y funciona
con pulsos ascendentes (de cero
a uno).
La combinacin no permitida es la
de dos entradas en uno.

Sistemas sncronos.
Suponen la existencia de una seal particular: un reloj.
El reloj es una seal que no necesariamente es peridica, pero que

de acuerdo a alguna lgica es la que comanda las transiciones, que
ocurren en alguno de los dos flancos de la seal de reloj.
flanco flanco
ascendente descendiente
tiempo

Transiciones en circuitos biestables sincrnicos.
CLK es el nombre genrico de la

seal de reloj.
transicin controlada por

flanco descendiente.
transicin comandada por flanco

ascendiente

Los requisitos tecnolgicos alrededor de la seal de reloj varan con
la tecnologa en uso.
La especificacin de mas peso se relaciona con los tiempos de

establecimiento.
Valores de ts
HCMOS: 1,2 ns
ALPS: 2,3 ns

Biestables sncronos basados en compuertas NOR
Circuito comportamiento temporal.
Tabla de verdad

Circuito bsico
lgica de control
biestable basado en NAND

Biestable JK
Es la versin mas usada de biestables sncronos. Tiene realimentacin,

lo que significa que las salidas se conectan a la entrada.
esquema
Tiempo
comportamiento temporal
tabla de verdad. Toggle significa
cambio. Arq. de Computadoras 2014. Dr. L. Canali 113
Circuito bsico del biestable JK. Observar que las salidas estn
conectadas a las entradas. Esto elimina la indeterminacin en el
caso comn del SET/CLEAR.
circuito de control biestable NAND

Derivacin de un biestable JK a partir de uno SR

Biestable JK con preset y clear.
Estas funciones controlan los estados de la salida sin relacin con el

estado del reloj.
* la operacin en este modo es la tradicional

del biestable JK

Tabla de verdad detallada del biestable JK con preset y clear.

Circuito detallado del funcionamiento del JK con Preset y Clear

Biestables derivados del JK.
Caso uno: Biestable D.
D viene de Data. Es el elemento bsico de las memorias.
Tabla de verdad
esquema del biestable

Comportamiento temporal del biestable D. Observar que se copia
la entrada D a la salida en el flanco ascendente del reloj

La implementacin mas simple:
El biestable D resulta de la conexin que se muestra del JK.

Biestable D con entradas preset y clear.
esquema
Circuitos.

Ejemplo: dispositivo para captura paralela de datos digitales
El conjunto de
biestables copia
las salidas digitales
de manera sncrona
con el flanco
descendiente del
reloj.

Definicin del latch.
Es un dispositivo de captura de datos mltiples. La configuracin

tpica es la de ocho bits en paralelo.
Cortesa de Texas Instruments, Inc.

Estructura de un integrado
completo.
Observar la funcin de habilitacin

del reloj.
Esta es una configuracin tpica.

Caso dos: Biestable T. Este cambia de valor a la salida en cada ciclo
de reloj. Es el elemento base de los contadores y divisores de frecuencia.
La mayor parte de los

biestables T usados en
estructuras como
contadores y divisores
tienen configuracin
amo-esclavo, en la cual
hay dos biestables.

El biestable master opera en el flanco ascendente del ciclo
de reloj.
El biestable slave lo hace con el decreciente. La salida del master

se congela luego del flanco. Esto hace que la transicin en el slave
sea segura.

Biestable T a partir de uno JK

Configuraciones de biestables T.
Flanco ascendente
Tablas de verdad de las

configuraciones presentadas.
Flanco descendente

Funcionamiento del biestable T controlado
por nivel alto. La salida cambia de estado
para el nivel alto de T
Funcionamiento del biestable T controlado

por nivel bajo. La salida cambia de estado
para el nivel bajo de T

Ejemplo. Conexin en serie de dos biestables T.
Conexin.
Observar la operacin
a flanco descendente
1 2 3 4
Formas de onda
resultantes.
Notar el efecto de
dividir por cuatro
la frecuencia de
entrada.
1

Conexin en serie de cuatro biestables T
1/16 F in
A B C D
F in
F in F in 1/8 F in
La secuencia de salida es la sucesin natural de los nmeros

binarios.
Esta configuracin se comporta como un contador binario

natural

Registros de desplazamiento.
Es una estructura destinada a transformar un conjunto de bits en

paralelo a formato serie, y viceversa. La lgica es que estos datos se
escriben de modo paralelo y luego, a resultas de un reloj, se serializan.
Esta operacin es reversible. Un conjunto de datos en formato serie (un
solo cable) se pasan a paralelo.

Tipos de registros de desplazamiento.
Los registros marcados A y B son los de mayor uso y se

aplican a comunicaciones en serie

Ejemplo de RD entrada/salida
serie.
Operacin.
La lnea de entrada de datos
accede al primer biestable.
El reloj acciona en simultneo
en todos ellos.
Se ve en el diagrama de tiempos
a la derecha como se propaga la
informacin presente en IN.

Registro de desplazamiento de entrada / salida serie de 8 bits 7491.
Reg. de desplazamiento de entrada serie / salida paralelo 74164

Diagrama lgico del RD de entrada
serie / paralelo y salida serie.
Es el CI 74166.
La entrada es serie si el control

shift / load est en uno.

Operacin.
La parte izquierda
de la figura es la
operacin con
entrada serie.
Observar que
clear borra todos
los biestables.
La parte derecha
opera con entrada
en paralelo.
Ver el trabajo de
shift / load.

Contadores.

Dentro del grupo contadores hemos de incluir tres clases de
Circuitos: Divisores de frecuencia, contadores y registros paralelos.
Una buena parte de los sistemas en este cluster comparten funciones,
esto es, los contadores y los divisores de frecuencia, p. ej.
Contador en modo ripple.
Este modo de operacin asocia un grupo de N biestables T. El reloj

se conecta solamente al primer biestable. Las salidas se conectan en el
esquema Qj Ckj+1.
Operacin del contador en modo ripple. Sea un contador de cuatro bits:
Diagrama temporal de las salidas

Circuito
Tabla de verdad
1 2 7 8
1 4
1 2
Fijarse que las frecuencias decrecen en cada

salida segn mdulo 2.

Problema:
Se desea contar las piezas en una cinta hasta llegar al nmero 6000.
Cuntos biestables hacen falta?
N biestables cuentan hasta 2N-1. Recordar que en 2N transicionan

a cero.
Debe hacerse entonces:
El nmero de biestables resulta de: log 2 (6000) que es: 12,55..
Para poder implementar este contador se necesitan 13 biestables.
N es el llamado mdulo del contador.

Operacin de contadores con mdulos menores que 2N
Ejemplo: contador de
mdulo 7
Observar que la salida de la NAND

acta sobre el Clear de los biestables.
La salida Q3 no cambia en ningn

momento.
Pueden construirse de este modo

contadores con mdulos enteros arbitrarios

Contador descendente. El contador de la figura:
Notar que esta conexin de

las salidas genera una cuenta
descendente.

Contador decimal: CI 7490.
Este circuito puede operar en dos modos: contador BCD o divisor de frecuencia por 10. Se
pasa de uno a otro a partir del uso del conexionado externo. (para dividir por 10 se conecta Q3
a CP0. Para contar BCD se conecta Q0 a CP1.)

Diagrama de
estados del 7490
en la configuracin
contador BCD.

Contadores sncronos.
En ellos el reloj est conectado en paralelo a todos los biestables y la
combinacin de salidas es la que regula la cuenta.
Observar que el estado de las entradas

JK est regulado por el valor de las
salidas.
La secuencia de cuenta es igual a la

de los contadores ya vistos.
La nica diferencia entre ellos es
relativa a los retardos de las seales
en la cadena de biestables.

Contadores con preset.
Disponer de la funcin preset habilita la construccin de contadores de
mdulo entero arbitrario sin compuertas externas. Ejemplo:
Contador de mdulo 9. Observar los

valores establecidos para preset. Este
circuito en particular (74193) dispone
de entradas de reloj up/down y salidas
para conectarse en cascada.

Conexin de contadores en cascada.
estructura de cuenta hacia arriba
conexin para cuenta descendente
La conexin en cascada (se muestran dos mdulos de cuatro bits) permite construir contadores
de longitud arbitraria.
Es tpico armarlos en base a integrados de cuatro bits.

Ejemplo de conexin en cascada de contadores BCD para formar
un contador decimal de longitud arbitraria.

Contador anillo.
Esta clase de circuitos realimentan la ltima salida a la entrada, para
generar una salida que se traduce en un pulso que se propaga por todas
las salidas.
Circuito para un contador anillo de cuatro

bits.
Observar la conexin entre Q3 y la entrada
del primer biestable. Est implementado
con dispositivos tipo D.
Diagrama temporal del circuito.

Fijarse en el pulso del ancho del
reloj, que se propaga por las
salidas en forma secuencial.

Contador-Reg. de desplazamiento (Contador Johnson).
Circuito para cuatro bits.

Observar la conexin cruzada de J, K
con las salidas.
Si est implementado con D, la
salida invertida del ltimo se conecta
con la entrada D del primero.
1 4 8
Diagrama temporal del circuito.
Observar que el ciclo de cuenta se
completa en ocho ciclos de reloj.

Generadores de reloj.
Los elementos descriptos hasta aqu se llaman biestables pues tienen

dos estados estables. Un generador de reloj requiere de un circuito que
oscile entre dos estados inestables. Esta configuracin recibe por
nombre astable (no-estable)
los valores de R en ohms y de

C en faradios.
Este circuito usa la propiedad de histresis que tiene el inversor Schmitt.

Dos ejemplos de osciladores (astables) controlados por cristal
El resistor de 300 K y el
capacitor de 30 pF fuerzan
el arranque del circuito
El cristal es de cuarzo y vibra

mecnicamente a la frecuencia
de inters, enclavando el circuito.
Observar que 32768 Hz

equivale a 215 Hz. Esta es
en general, la frecuencia de
los osciladores para relojes

Codificador BCD-7 segmentos.
Aplicacin
Cada elemento de display
Sistema funcionando.

Implementacin tipo para un elemento de display.
Usamos un CI que es a la vez decodificador y accionamiento capaz de manejar la
corriente que hace que cada barra emita luz.
Se usan por comodidad, elementos de imagen de nodo comn.

Circuitos Digitales

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Circuitos Digitales

Transféré par

Droits d'auteur :

Formats disponibles

Circuitos digitales

Arq. de Computadoras 2014. Dr. L. Canali 1

A{a1, a2,, an}

Estas variables, como se ha visto, tienen solamente dos estados, que

Las variables se combinan formando funciones. Estas funciones se

Arq. de Computadoras 2014. Dr. L. Canali 2

Operacin OR. Compuertas y

Arq. de Computadoras 2014. Dr. L. Canali 3

La operacin OR da UNO sii

Arq. de Computadoras 2014. Dr. L. Canali 4

Arq. de Computadoras 2014. Dr. L. Canali 5

Arq. de Computadoras 2014. Dr. L. Canali 6

Compuertas y tablas de verdad de la operacin AND. x = A.B se lee

Arq. de Computadoras 2014. Dr. L. Canali 7

La lmpara se enciende si A and B estn cerradas

Arq. de Computadoras 2014. Dr. L. Canali 8

Comportamiento en el tiempo de variables en una puerta AND

Arq. de Computadoras 2014. Dr. L. Canali 9

Este comportamiento depende de las

Arq. de Computadoras 2014. Dr. L. Canali 10

Arq. de Computadoras 2014. Dr. L. Canali 11

La salida de una compuerta AND difiere siempre de una

Arq. de Computadoras 2014. Dr. L. Canali 12

Este smbolo implica negacin.

Compuerta y tabla de verdad de la operacin NOT.

Esta es solamente unaria. No est definida la operacin NOT sino

Arq. de Computadoras 2014. Dr. L. Canali 13

Arq. de Computadoras 2014. Dr. L. Canali 14

Arq. de Computadoras 2014. Dr. L. Canali 15

Todo circuito se puede describir algebraicamente.

Arq. de Computadoras 2014. Dr. L. Canali 16

Arq. de Computadoras 2014. Dr. L. Canali 17

Puede usarse la expresin de salida para establecer el estado de la

Arq. de Computadoras 2014. Dr. L. Canali 18

Arq. de Computadoras 2014. Dr. L. Canali 19

1.- Realizar la inversin de todos los trminos simples, esto es

2.- Luego efectuar las operaciones entre parntesis

Arq. de Computadoras 2014. Dr. L. Canali 20

Establecer el valor de salida para todas las entradas en cero.

Arq. de Computadoras 2014. Dr. L. Canali 21

Siempre se puede construir (sintetizar) un circuito a partir de una

Arq. de Computadoras 2014. Dr. L. Canali 22

Arq. de Computadoras 2014. Dr. L. Canali 23

Arq. de Computadoras 2014. Dr. L. Canali 24

Arq. de Computadoras 2014. Dr. L. Canali 25

Arq. de Computadoras 2014. Dr. L. Canali 26

La funcin de la compuerta es:

Con un nuevo inversor, queda:

Arq. de Computadoras 2014. Dr. L. Canali 27

El trmino es la salida de una NOR. Esta debe combinarse con

Obtener la salida de este circuito para la combinacin:

Arq. de Computadoras 2014. Dr. L. Canali 28

Arq. de Computadoras 2014. Dr. L. Canali 29

Arq. de Computadoras 2014. Dr. L. Canali 30

La expresin booleana es:

La compuerta se representa como:

La tabla de verdad es:

Arq. de Computadoras 2014. Dr. L. Canali 31

Fijarse que la Tabla especifica que la

La funcin clsica de la ExOR es la de

Arq. de Computadoras 2014. Dr. L. Canali 32

Arq. de Computadoras 2014. Dr. L. Canali 33

Arq. de Computadoras 2014. Dr. L. Canali 34