INDICE.

- TRANSMISION DE DATOS
- ARQUITECTURA HARVARD Y VON NEUMAN
- DIRECCIONAMIENTO DE MEMORIA
- PUERTOS E/S
 DESARROLLO.

La transmisin de datos en paralelo consiste en enviar datos en forma simultnea

por varios canales (hilos). Los puertos paralelos en los PC pueden utilizarse para
enviar 8 bits (un octeto) simultneamente por 8 hilos.

Los primeros puertos paralelos bidireccionales permitan una velocidad de 2,4 Mb/s.
Sin embargo, los puertos paralelos mejorados han logrado alcanzar velocidades
mayores:

El EPP (puerto paralelo mejorado) alcanza velocidades de 8 a 16 Mbps

El ECP (puerto de capacidad mejorada), desarrollado por Hewlett Packard
y Microsoft. Posee las mismas caractersticas del EPP con el agregado de
un dispositivo Plug and Play que permite que el equipo reconozca los
perifricos conectados.

En conclusin los puertos de entrada y salida en paralelo consiste en contralar el

flujo de datos para que los puertos trabajen en conjunto a una misma velocidad, es
decir, nivela ambos puertos a un mismo flujo (disminuye el flujo de datos del que
tiene mayor flujo y lo iguala al menos).

Direccionamiento de memoria.

Una Direccin de memoria es un dispositivo receptor para una localizacin

de memoria con la cual un programa informtico o dispositivo de hardware deben
almacenar un dato para su posterior realizacin.

Se entiende bsicamente por un componente interno que se basa en generar

seales de direccin en la memoria y esta se basa en funcionar para que se acceda
a una ubicacin especifica dentro de la memoria y esas seales las genera es el
CPU.

Debido a la estructura de 32 bits de un microprocesador comn como INTEL

por ejemplo las direcciones de memoria normalmente se expresan en hexadecimal,
en sentido resumido se usa para abreviar valores de cifras extremadamente
gigantescas.

Son Asignados por el sistema operativo a cada programa que se encuentra

en ejecucin, asegurndose que las direcciones utilizadas por un ejecutable u otro
proceso no se solapen o se escriban en posiciones protegidas de memoria como
por ejemplo un sector de arranque.

Arquitectura Harvard: Este modelo, que utilizan los Microcontroladores PIC, tiene
la unidad central de proceso (CPU) conectada a dos memorias (una con las
instrucciones y otra con los datos) por medio de dos buses diferentes.

Una de las memorias contiene solamente las instrucciones del programa (Memoria
de Programa), y la otra slo almacena datos (Memoria de Datos).

Ambos buses son totalmente independientes lo que permite que la CPU pueda
acceder de forma independiente y simultnea a la memoria de datos y a la de
instrucciones. Como los buses son independientes estos pueden tener distintos
contenidos en la misma direccin y tambin distinta longitud.

Tambin la longitud de los datos y las instrucciones puede ser distinta, lo que
optimiza el uso de la memoria en general.

Para un procesador de Set de Instrucciones Reducido, o RISC (Reduced Instruccin

Set Computer), el set de instrucciones y el bus de memoria de programa pueden
disearse de tal manera que todas las instrucciones tengan una sola posicin de
memoria de programa de longitud.

Adems, al ser los buses independientes, la CPU puede acceder a los datos para
completar la ejecucin de una instruccin, y al mismo tiempo leer la siguiente
instruccin a ejecutar.
Arquitectura Von Neumann, el tamao de la unidad de datos o instrucciones est
fijado por el ancho del bus que comunica la memoria con la CPU. As un
microprocesador de 8 bits con un bus de 8 bits, tendr que manejar datos e
instrucciones de una o ms unidades de 8 bits (bytes) de longitud. Si tiene que
acceder a una instruccin o dato de ms de un byte de longitud, tendr que realizar
ms de un acceso a la memoria.

El tener un nico bus hace que el microprocesador sea ms lento en su respuesta,

ya que no puede buscar en memoria una nueva instruccin mientras no finalicen las
transferencias de datos de la instruccin anterior.

Las principales limitaciones que nos encontramos con la arquitectura Von Neumann
son:

La limitacin de la longitud de las instrucciones por el bus de datos, que hace que
el microprocesador tenga que realizar varios accesos a memoria para buscar
instrucciones complejas.

La limitacin de la velocidad de operacin a causa del bus nico para datos e

instrucciones que no deja acceder simultneamente a unos y otras, lo cual impide
superponer ambos tiempos de acceso

Los puertos de E/S se constituyen en el medio por el cual el microprocesador de

un computador se comunica con su entorno. Existen puertos para cada interaccin
de la unidad de procesamiento principal con sus dispositivos auxiliares. As, existe
un puerto de entrada del teclado, un puerto de salida para el vdeo, un puerto de
entrada para el ratn, etc. El PC puede direccionar hasta 64K puertos de E/S. Cada
puerto se designa por un nmero. A continuacin, se listan las direcciones en
hexadecimal de los puertos ms usuales de E/S.

En la actualidad el puerto paralelo se incluye comnmente incluido en la placa

madre de la computadora (MotherBoard). No obstante, la conexin del puerto con
el mundo externo no ha sufrido modificaciones. Este puerto utiliza un conector
hembra DB25 en la computadora y un conector especial macho llamado Centronic
que tiene 36 pines.
Es posible conectar el DB25 de 25 pines al Centronic de 36 pines ya que cerca de
la mitad de los pines del Centronic van a tierra y no se conectan con el DB25.

Descripcin del conector DB25 del PC y el conector DB25 del Centronic.

Para mi persona los puertos de E/S se entiende como el camino por donde el
microprocesador se comunica con en el entorno. Donde cada entrada comunica o
interacta.

En el diseo original las lneas de control son usadas para la interface, control e
intercambio de mensajes desde el PC a la impresora.

Las lneas de estado son usadas para intercambio de mensajes, indicadores de

estado desde la impresora al PC (falta papel, impresora ocupada, error en la
impresora).

Las lneas de datos suministran los datos de impresin del PC hacia la impresora y
solamente en esa direccin. Las nuevas implementaciones del puerto permiten una
comunicacin bidireccional mediante estas lneas.

Cada una de estas lneas (control, estado, datos) puede ser referenciada de modo
independiente mediante un registro.