TRABAJO ORGANIZACIN Y ARQUITECTURA

SEGUNDO CAPITULO

-Que es un computador de programa almacenado?

Es un computador con una nueva arquitectura de Von Neumann, el cual tiene una memoria
principal en el computador en el cual los datos y las instrucciones del programa son almacenados,
una unidad aritmtica lgica que puede realizar operaciones con datos binarios, y una Unidad de
control que interpreta las instrucciones.

- Cules son los cuatro componentes principales de un computador de uso general?

1- Memoria Principal

2- Unidad Aritmtica-Lgica

3- Unidad de control del programa

4- Equipos de E/S.

-A nivel de circuito integrado, cules son los tres componentes principales de un computador?

1- Transistores

2- Resistencias

3- Conductores

- Explicar la ley de Moore

La ley de Moore se trata de que una cantidad de transistores que se pueden integrar en un solo
chip se duplicar cada ao y que esa tendencia continuara en un futuro cercano lo cual se ha visto
que es una realidad al integrarse en un pequeo chip muchos transistores entre otros
componentes; esta ley No tiene base cientfica, pues se basa en la simple observacin.

Enumerar las caractersticas claves de una familia de computadores.

1. Tamao mximo de memoria (bytes)

2. Velocidad de transferencia de datos procedentes de la memoria (MB/segundo)

Ingeniera de Sistemas
3. Tiempo de ciclo del procesador

4. Velocidad relativa

5. Nmero mximo de canales de datos en un canal (KB/segundo)

-Cul es la clave para distinguir las caractersticas de un microprocesador?

La clave para distinguir las caractersticas de un microprocesador es el Equilibrio entre la

demanda del rendimiento y procesamiento por parte de los componentes del procesador, la
memoria principal, los dispositivos de E/S y las estructuras de interconexin.

CUARTO CAPITULO

-Qu diferencia hay entre acceso secuencia, directo y aleatorio?

En el acceso secuencial la memoria se organiza en unidades de datos llamados registros. El acceso

debe realizarse con una secuencia lineal especfica para poder acceder a un dato especfico.

En el acceso directo tiene asociado un mecanismo de lectura/escritura, los bloques individuales o

registros tienen una direccin nica basada en su direccin fsica.

En el acceso aleatorio cada posicin direccionable tiene un mecanismo de acceso cableado

fsicamente que permite acceder fsicamente a un dato.

-Cul es la relacin general entre tiempo de acceso, coste y capacidad de memoria?

Mientras el menor tiempo de acceso, mayor coste por bit; Mientras mayor capacidad, menos
coste por bit y mayor tiempo de acceso.

-Cmo se relaciona el principio de localidad con el uso de mltiples niveles de memoria?

Las referencias a memoria tienden a formar agrupaciones, los datos en la mayor memoria de nivel
no es necesario cambiar muy a menudo para satisfacer las solicitudes de acceso a memoria

-Qu diferencias existe entre las correspondencias directa, asociativa, por conjuntos?

Correspondencia directiva:

Consiste en hacer corresponder cada bloque de memoria principal siempre a un mismo bloque
que cach.

Ingeniera de Sistemas
Correspondencia asociativa:

Permite que cada bloque de memoria principal pueda cargase en cualquier lnea de la cache.

Conjuntos:

Es la asociacin de la correspondencia directiva y asociativa sin sus desventajas, la cache se

divide en conjuntos, que contendrn un nmero fijo de bloques.

-Para una cache con correspondencia directa, una direccin de memoria principal es vista como
tres campos. Enumere y defina estos campos.

1. Datos: Es el valor que se va a leer o escribir en determinado bloque.

2. Etiqueta: Identifica el bloque de memoria principal.

3. Bit de validez: Sirve para indicar si la informacin que hay en dicho bloque son vlidos o no.

-Para una cache con correspondencia asociativa, una direccin de memoria principal es vista
como dos campos. Enumere y defina estos campos.

1. Un campo de etiqueta identifica un bloque de memoria principal.

2. Un campo de la palabra identifica a una nica palabra o byte dentro de un bloque de memoria
principal.

EJEMPLO CODIGO DE HAMMING

-Palabra recibida: 001000111

-Bits de paridad: Los bits cuya posicin es potencia de dos se utilizan como bits de paridad
(posiciones 1, 2, 4, 8, 16, etc.); el resto son utilizados como bits de datos.

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

Ingeniera de Sistemas
Se procede a bajar trminos saltando en uno.

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1

P2

P3

P4

Se procede a verificar si la palabra 1 tiene error.

01011 = es impar por tanto tiene error; para identificarlo como impar le asignamos: 1.

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1 1

P2

P3

P4

Ahora analizamos la palabra 2; Se procede a bajar trminos dese P2 de 2 en 2, saltando en dos.

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1 1

P2 0 1 0 1

P3

P4

Ingeniera de Sistemas
Se procede a verificar si la palabra 2 tiene error.
0101 = es par por tanto no tiene error; para identificarlo como par le asignamos: 0.

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1 1

P2 0 1 0 1 0

P3

P4

Se procede a bajar trminos dese P4 de 4 en 4, saltando en 4.

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1 1

P2 0 1 0 1 0

P4 0 0 0 1

P8

Se procede a verificar si la palabra tiene error.

0001 = es impar por tanto tiene error; para identificarlo como impar le asignamos: 1.
0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1 1

P2 0 1 0 1 0

P4 0 0 0 1 1

P8

Ingeniera de Sistemas
Se procede a bajar trminos dese P8 de 8 en 8, saltando en 8.

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1 1

P2 0 1 0 1 0

P4 0 0 0 1 1

P8 1 1

Se procede a verificar si la palabra tiene error.

11 = es par por tanto no tiene error; para identificarlo como par le asignamos: 0.
0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 0 1 1 1

P2 0 1 0 1 0

P4 0 0 0 1 1

P8 1 1 0

-para obtener el dato original debemos corregir sin alterar los bits correctos

-en D5 y D7 los trminos de P1 y P4 estn relacionados

-si cambiramos el bit en D7 alteraramos la paridad en P2; si cambiramos el bit en d5 no

alteraramos la paridad

-realizamos la correccin

0 0 1 0 0 0 1 1 1

P1 P2 D3 P4 D5 D6 D7 P8 D9

P1 0 1 1 1 1 1

P2 0 1 0 1 0

P4 0 1 0 1 1

P8 1 1 0

Ingeniera de Sistemas
-Dato original:

1 1 0 1 1

D3 D5 D6 D7 D9

Solucin: 11011

Ingeniera de Sistemas