Vous êtes sur la page 1sur 14

Universidad Mayor de San Marcos

FACULTAD DE INGENIERIA ELECTRONICA

INFORME FINAL 4

TEMA: MEMORIA SRAM

Curso : Circuitos Digitales II

Profesor : Guillermo Tejada Muoz

Alumnos : Cruz Salas Harold Christian 15190033

Morales Valladares Oliver 15190018

Grupo : 5

Fecha de realizacin del experimento: 25/10/2017

Fecha de entrega: 02/11/2017

2017
CONTENIDO

Resumen y objetivos de la experiencia...2

Datos, cmputos y resultados


tabulados..3

Discusin de Datos y Resultados.9

Conclusiones10

Apndice...11

~1~
I. OBJETIVO

Aprender el procedimiento de lectura y escritura en una memoria SRAM


mediante en manejo manual de sus pines de direccin, control y datos.

II. RESUMEN

Teniendo ya como referencia los conocimientos previos acerca de la


memora SRAM se procedi a implementar los esquemas circuitillos
solicitados.

Con circuito armado se escribi en la memoria de datos, en las discreciones


00 la letra H, 01 en O,10 en L y finalmente en 11 A.
Implementando con los FF JK o D un contador de 00b hasta 11b.

Luego de armado los dos circuitos, se implement al funcionamiento de los


FF tipo D y JK para que trabajen de forma ptima y as evitar errores
externos (Falsos pulsos de entrada).

Se observa el cambio en el Display despus de desconecta la alimentacin


de la memoria.

~2~
DATOS, CMPUTOS Y RESULTADOS TABULADOS

1.- Implemente el circuito de la figura 1.

Figura 1. Implementacin del circuito de lectura y escritura de la memoria SRAM

Figura 3. Verificacin del circuito antirrebote

Figura 2. Implemento del circuito

~3~
2.- Escriba en la memoria los datos, en las direcciones y con la activacin de los pines
necesarios que se muestra en la figura2:

2.1.- Para ingresar una letra, en este caso la H en la direccin 00, se procede a realizar un
arreglo en el juego de resistencias de tal manera que:

D6 D5 D4 D3 D2 D1 D0
1 1 1 0 1 1 0

Seguidamente se cierra el SW1, ahora /WE est en esta bajo (/OE en estado alto) se habilitan los
bferes y la memoria pasa a modo escritura. De esta manera se guard la letra H.

Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los bferes en estado Hi Z) se
puede leer esta misma letra en la direccin 00.

Figura 3. Grabado la palabra H en la memoria


-

2.2.- Para ingresar una letra, en este caso la O en la direccin 01, primero ponemos A1=0 y
A0=1 y se procede a realizar un arreglo en el juego de resistencias de tal manera que:

D6 D5 D4 D3 D2 D1 D0
0 1 1 1 1 1 1

Seguidamente se cierra el SW1, ahora /WE est en esta bajo (/OE en estado alto) se habilitan los
bferes y la memoria pasa a modo escritura. De esta manera se guard la letra O.
Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los bferes en estado Hi Z) se
puede leer esta misma letra en la direccin 01.

~4~
Figura 4. Grabado la palabra O en la memoria

2.3.- Para guardar la letra L en la direccin 10, primero ponemos A1=1 y A0=0 y se procede a
realizar un arreglo en el juego de resistencias de tal manera que:

D6 D5 D4 D3 D2 D1 D0
0 1 1 1 0 0 0

Seguidamente se cierra el SW1, ahora /WE est en esta bajo (/OE en estado alto) se habilitan los
bferes y la memoria pasa a modo escritura. De esta manera se guard la letra L.

Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los bferes en estado Hi Z) se
puede leer la letra L en la direccin 10.

Figura 5. Grabado la palabra L en la memoria

~5~
2.4.- Para guardar la letra A en la direccin 11, ponemos A1=1 y A0=1, y se procede a realizar
un arreglo en el juego de resistencias de tal manera que:

D6 D5 D4 D3 D2 D1 D0
1 1 1 0 1 1 1

Seguidamente se cierra el SW1, ahora /WE est en esta bajo (/OE en estado alto) se habilitan los
bferes y la memoria pasa a modo escritura. De esta manera se guard la letra A.

Si nuevamente se pone /OE en esta bajo (/WE en estado alto y los bferes en estado Hi Z) se
puede leer la letra A en la direccin 11.

Figura 6. Grabado la palabra A en la memoria

3.-Implemente con FF JK y puertas lgicas un contador ascendente que cuente desde


el 00b hasta el 11b.

Por motivos de implementos el contador fue diseado a partir de los FF D

Figura 7. Contador de 00b hasta 11b con FF tipo D

~6~
Figura 8. Salidas de contador FF tipo D

4.-Conectar e contador a los pines de direccin de la memoria.

Figura 9. Implementacin del contador en salida 00 Figura 10. Implementacin del contador en salida 01

Figura 11. Implementacin del contador en salida 01 Figura 12. Implementacin del contador en salida 11

~7~
5.-Desconecte la alimentacin de la memoria, vuelva a conectarlo, repita el paso 4 y
observe el Display.

Al desconectar la alimentacin de la memoria al ser esta una memoria RAM se eliminara la


informacin que se haba guardo anteriormente y se mostrar salidas aleatorias.

Figura 13. Borrado de la memoria SRAM

~8~
DISCUSIN DE DATOS Y RESULTADOS

La figura 2 correspondientes al circuito que proporciona el funcionamiento de la


memoria SRAM, teniendo en cuenta los pines de direcciones y los pines
OE/WE y CE.

Las figuras 3, 4, 5 y 6. Se muestra las palabras que se guard en la memoria


para esto primero se habilita la memoria y luego habilitar escritura y
guardamos en la direccin 00 H, 01 O, 10 L, 11 A

La figura 7 muestra el contador asncrono que se dise a partir de los FF tipo


D esta seleccin se realiz motivo de materiales, en la figura 8. Se muestra la
salida de contador que se dise.

Al conectar el contador a los pines de direccin del circuito de la memoria


Comenzar mostrando las palabras guardados en las direcciones de 00 hasta
11 que en este caso se podr visualizar en el display las palabras
H,O;L;A. Como se muestra en las figuras 9,10, 11 y 12.

Finalmente en la figura 13, se muestra el estado de la memoria despus de


desconectar la alimentacin, al reconectarla se visualiza que la memoria
elimino las palabras guardadas anteriormente mostrando salidas aleatorias.

~9~
CONCLUSIONES

Usamos bferes triestado para controlar las entradas D0 D7 durante el ciclo


de escritura.
La memoria SRAM son voltiles y al cortar la energa obtenamos salidas
aleatorias en el display.
El display en todo momento se mantuvo funcionando y representa una ayuda
para la realizacin del experimento.

~ 10 ~
APENDICE
Esquemas circuitales
- Memoria de 2k bits (6116):
o Esquema de funcionamiento

Mediante el siguiente cuadro se pasar a detallar cada zona delineada de color rojo:

I A0-A10: Lneas de direccin.


II I/O0-7: Pines que funcionan como entrada o salida de datos (tamao de la
palabra).
/CS: Chip selector; sirve para habilitar o deshabilitar la memoria.
III /OE: Output enable; si esta en 0 entonces los pines I/O funcionan como
salida de datos; si esta en 1 funcionan como entrada de datos.
/WE: Write enable; si esta en 1 lgico la memoria entonces solo nos
permitir leer, si esta en 0 lgico la memoria servir para el
almacenamiento de datos.
IV Vcc: Pin de alimentacin a la memoria ( 4.5V- 5.5V)
GND: tierra (0V)

~ 11 ~
Integrado 6116: Memoria SRAM
TABLA DE VERDAD:

CARACTERISTICAS GENERALES:

Organizacin de la memoria: 2048 X 8

Alta velocidad: tiempo de acceso 150 nseg.

Baja potencia en estado inactivo: 10 uW

Baja potencia en estado activo: 160 mW

RAM completamente esttica: No requiere reloj para su funcionamiento

Temperatura de operacin: 0.75 grados centgrados

Temperatura de almacenamiento: De -55 a +125 grados centgrados.

Potencia de disipacin: 1 Watts

Todas sus entradas y salidas son compatibles directamente con la tecnologa TTL

Es directamente compatible con las memorias de 16K estndar, tipo RAM 6132

~ 12 ~
RANGOS MAXIMOS:

Ahora se presenta al C.I. 74LS244:

Circuitos de funcionamiento de FF tipo D y JK

74LS244 El bloque de buffers se activar cuando el punto 1 est


ACTIVADO en 0 lgico
Entonces se escribir en la memoria, es decir esta
dejar pasar los estados del juego resistencias que se
muestran en la figura.
74LS244 El bloque de buffers se desactivar cuando el pto.1
DESACTIVADO est en 1 lgico, entonces bloquear el paso de los
estados que se presentan en el juego de resistencias.

~ 13 ~