Vous êtes sur la page 1sur 4

ORDRE DES INGNIEURS DU QUBEC

SESSION DAVRIL 2012

Toute documentation permise


Calculatrices: modles autoriss seulement
Dure de lexamen : 3 heures

04-MB-8 Circuits logiques numriques

Question 1 (25 points) - (Neu OIQ H-2012)

Soit le nombre binaire fractionnaire suivant: 11 011.112. On vous demande:

a) de le convertir en base 10 (5 points).

b) de le convertir en base octale (4 points).

c) de le convertir en base hexadcimale (4 points).

d) deffectuer laddition de ce nombre avec le nombre binaire fractionnaire: 11 111.1012 . Assu-


mez que les deux nombres fournis sont non signs (donc positifs tous les deux) (5 points).

e) Le rsultat obtenu en d constitue-t-il un dbordement (overflow) (5 points)?

f) Donnez la valeur ngative du rsultat obtenu en d selon la mthode du complment 2. Pour la


partie fractionnaire, se limiter 3 bits seulement (2 points).
Question 2 (25 points) - (Neu OIQ A-2012)

On vous demande dimplanter le diagramme dtat suivant dans un circuit comprenant deux bas-
cules D. Employez Q1 et Q0 comme sorties de ces deux bascules (Q1= bit le plus significatif).
A est une entre externe. Les tats demands: 0, 3, 5, E sont exprims en hexadcimal.

3 E

A A

A
0 5 A

Assumez la disponibilit dune horloge H.


1 est le niveau logique un (haut) et 0 le niveau logique zro (bas).

a) Table tat prsent- tat suivant (10 pts).


b) Les quations de stimulation des bascules (10 pts)
b) Donnez le schma du circuit (5 pts).
Question 3 (25 points) neu - GIF-1002 - 2011- sert aussi pour OIQ-4.2012

Soit le circuit suivant de type PAL (Somme de produits) combin un multiplexeur. La sortie
du circuit est F et les entres sont C (bit le plus significatif), B et A (bit le moins signifi-
catif).
1 est le niveau logique un (haut) et 0 le niveau logique zro (bas).

B A PAL

S0 S1

0 X X

1 X

2 X

3 X

X: fusible intact Mux 4 1


0 sortie
d0
C d1 sortie F

1 d2
C d3
S1 S0

On demande:

a) Les quations de S1 (bit le plus significatif) et de S0 (bit le moins significatif) (9 points).


b) La table de Karnaugh complte du circuit (12 pts).

B
Position des variables pour
table de Karnaugh
(0 pts si une autre
distribution est employe)
C
A
c) La table de vrit complte du circuit (4 pts).
Question 4 (25 points) neu OIQ 2012

Soit le circuit suivant.


Il sagit dun registre dcalage de trois bits avec comme circuit de stimulation des portes OU-
Exclusif, un multiplexeur 4 1 (S1 BPS et S0 BMS) et un dmultiplexeur 2 4 (SB
BPS et SA BMS), tel que dessin plus bas.
H est le signal dhorloge.
ES est lentre srie du registre dcalage dont les sorties sont Q2, Q1, Q0 (Q2 BPS et Q0
BMS). Les bits circulent de Q0 vers Q2 (dcalage droite).
1 est le niveau logique un (haut) et 0 le niveau logique zro (bas).

H Registre dcalage
ES

Q0 Q1 Q2
sorties

Notes: Dmux 2 4 Mux 4 1


BPS: Bit le Plus Significatif
y3 d3
BMS: Bit le Moins Significatif
y2 d2
y1 d1 sortie
y0 d0

SB SA S1 S0
slection slection
Q0

Q1 Q2

Q0 Q1Q2

On demande:

a) La valeur de ES pour les huit tats (8 points).


b) La table tat prsent- tat suivant (8 pts).
c) Le diagramme dtat du circuit (9 pts).