Vous êtes sur la page 1sur 4
ORDRE DES INGÉNIEURS DU QUÉBEC SESSION DE NOVEMBRE 2012 Toute documentation permise Calculatrices: modèles autorisés

ORDRE DES INGÉNIEURS DU QUÉBEC

SESSION DE NOVEMBRE 2012

Toute documentation permise Calculatrices: modèles autorisés seulement Durée de l’examen : 3 heures

04-MB-8 Circuits logiques numériques

Question 1 (25 points) - (Neu OIQ A-2012)

Pour les expressions suivantes (avec les variables C,B,A; C= bit le plus significatif), on vous demande de donner

- les mintermes actifs et leurs expressions;

- les Maxtermes actifs et leurs expressions;

- l’expression canonique de type «Somme de produits» (SdP);

- l’expression canonique de type «Produit de Sommes» (PdS):

a)

b)

F = BA+

CBA+

+  A

(12.5 points).

G

=

CBA + C + CA

(12.5 points).

Question 2 (25 points) - (Neu OIQ A-2012)

Soit la fonction F(C,B,A, C= bit le plus significatif) suivante:

F = CB + CBA + CA

a) Donnez la table de vérité correspondante (5 pts).

Position des variables pour table de Karnaugh (0 pts si une autre distribution est employée)

C

B

Karnaugh (0 pts si une autre distribution est employée) C B A b) Donnez l’expression simplifiée
Karnaugh (0 pts si une autre distribution est employée) C B A b) Donnez l’expression simplifiée

A

b) Donnez l’expression simplifiée de type «en considérant les zéros», donc un Produit de Sommes

(5 pts).

b) Implantez l’expression F dans un circuit qui contient un démultiplexeur «1 à 2» et la logique

combinatoire requise. Le schéma du démultiplexeur à employer est le suivant. Le bit “A” sera relié au bit de sélection tel qu’indiqué (15 pts).

G = bit d’activation S0 = bit de sélection d0, d1 = sorties

Démux «1 à 2» G d0 1 S0
Démux «1 à 2»
G
d0
1
S0

A

Question 3 (25 points) neu Neu OIQ A-2012

Soit le circuit suivant composé de deux bascules (T et J-K). H est le signal d’horloge et P une entrée externe.

T J Q2 P Q1 K H
T
J
Q2
P
Q1
K
H

On demande:

a) Les équations de T, J, K (3 points).

b) Table État présent- État suivant du circuit (16 pts).

c) Le diagramme d’état complet du circuit (6 pts).

Question 4 (25 points) neu OIQ 2012

Soit le diagramme d’état suivant (P, Q sont des entrées externes):

PQ PQ PQ 0 1 2 Q PQ 3
PQ
PQ
PQ
0
1
2
Q PQ
3

Q

On demande d’implanter le circuit correspondant dans un compteur synchrone de type 74163 (sur 2 bits seulement), mais sur deux bits seulement. Le schéma du compteur synchrone de type 74163 à employer est le suivant:

74163 (version 2 bits)

 

D0

Q0

D1

Q1

   

H

 
H  
 
 
 

L

CE

CLR

CLR

Fournissez:

Rappel:

- L = Load (charge)
- CE = compte
- Do, D1 = bit d’entrées et Q0, Q1= bits de sortie

- L, CE sont synchrones; L est prioritaire sur CE
- H est le signal d’horloge (fourni)

- CLR est la mise à zéro (clear)
- ce compteur compte par en haut (up) seulement

a) La table des actions (4 pts).

b) Les expressions de CE, L, d0, d1 pour chacun des états (16 pts).