ELECTRONICA BASICA

TRABAJO COLABORATIVO # 2

Presentado por:

ELVER JAVIER GARCA GONZLEZ

JHONATAN MUOZ

JHON WILMAR CUERVO

JHON ANDERSON RODRIGUEZ

Tutor

ING. JAIRO LUIS GUTIERREZ TORRES

Grupo: 201419-25

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA UNAD

INGENIERA DE TELECOMUNICACIONES

CEAD BUCARAMANGA

2011
 INTRODUCCIN

El presente trabajo, contiene el desarrollo de la unidad 2 del curso ELECTRONICA

BASICA, donde encontramos el Captulo 5 Transistores de efecto de campo FET,
Captulo 6 Polarizaciones del FET y Capitulo 7 Dispositivos pnpn; donde con
ayuda de este material y una gua de actividades de laboratorio, se simulara unos
circuitos con una serie de elementos, con el fin de determinar unos movimientos y
tomar los apuntes necesarios en la tabla suministrada.
 CONTENIDO

1. Construir en el simulador el siguiente amplificador con JFET que

supondremos se aplicara para restaurar la baja amplitud de la seal
recibida por la antena de un receptor de radio FM cuyas frecuencias de
operacin se ubican en la banda de VHF.

2. Dada la Ecuacin para el disparo del SCR con diodo Zener: VCC= VZ +
VGT simular en siguiente circuito. Tenga en cuenta que VCC es la fuente
relacionada a la puerta del SCR. En este caso VCC = V1.
 1.1 Amplificador De RF con JFET

Los amplificadores de RF son usados para restaurar seales dbiles que son
captadas por una antena en los diferentes circuitos de transmisin y recepcin de
informacin, un ejemplo de esto es la radio FM. Construir en el simulador el
siguiente amplificador con JFET que supondremos se aplicara para restaurar la
baja amplitud de la seal recibida por la antena de un receptor de radio FM cuyas
frecuencias de operacin se ubican en la banda de VHF.

Se debe polarizar el Amplificador en un punto Q llamado tambin punto estable

para que el JFET logre amplificar linealmente la seal. Basndonos en las
caractersticas de transferencia del JFET 2N3819 optamos por elegir los
siguientes parmetros para el diseo:

ID= 3mA, VD= 10V VCC= 20V

De catalogo Tememos:

IDSS puede Variar de 2mA a 20mA para nuestro diseo Tomaremos

IDSS=16mA VGS (off) = -8V

PROCEDIMIENTO

ID=3mA VD=10v Vcc=20V IDss=16mA vGS(off)= -8v

Rs=Vgs(off)/IDss

Rs=-8v/.016A

Rs=500ohm

Rd=(Vcc-Vd)/Id

Rd=(20v-10v)/.003A

Rd=3.3Kohm

Vgs=-Id*Rs

Vgs=-0.003A*500ohm

Vgs=-1.5voltios
Gm=ID/Vgs

Gm=0.003A/-1.5v

Gm=-1.49

Av=-Gm*Rd

AV=-(-1.497)*3.300

AV=4989
 RS RD RG VGS Gm AV

500ohm 3.3Kohm 1MEG -1.5v -1.49 4989

1.2/ Cual es el tipo de polarizacin aplicada al JFET del Circuito?

RESPUESTA.

R//: Fuente comn o source comn

1.3/ Cual es la funcin de los condensadores en el circuito?

RESPUESTA.

Este por ser un circuito alimentado por corriente alterna, sus condensadores se
comportan como un circuito cerrado, por ende el capacito uno y dos se est
comportando como acople a la seal de entrada y a la seal de salida del sistema,
en cambio el capacitor tres se utiliza como desacople de RS que permite no tener
perdida de ganancia.

1.4/ Cual de las siguientes igualdades es verdadera:

A. IG = ID

B. IG = IS

C. ID = IS
D. IG = IS = IS

1.5/ La Resistencia RS puesta a tierra en un JFET elimina la necesidad de utilizar

una fuente adicional para polarizar el pin Puerta.

Verdadero

Falso

1.6/ Para el diseo de amplificadores de seal debemos elegir un punto de trabajo

en el transistor que no sea ni de corte ni saturacin.

Verdadero

Falso

1.7/ Explicar detalladamente el funcionamiento de los MOSFET decrementales e

incrementales.

Existen dos tipos de transistores MOS-FET: de tipo decremental y de tipo

incremental. Los trminos decremental e incremental se refieren a su forma bsica
de operar, mientras que MOS-FET significa transistor de efecto de campo metal-
oxido-semiconductor.

MOS-FET DE TIPO DECREMENTAL CANAL N.

En la figura 14.1 se describe la construccin bsica del transistor MOS-FET de

tipo decremental de canal N.

El sustrato est formado por una placa de material tipo P de silicio. En algunos
casos, el sustrato est conectado internamente con la fuente y solo presenta tres
terminales. El drenaje y la fuente estn formados de material tipo N unidos por un
canal tambin de material tipo N. La puerta est conectada a una capa muy
delgada de xido de silicio. El xido de silicio es aislante, lo que explica la alta
impedancia de estos dispositivos.

Cuando la tensin de la puerta VGS = 0 V y se aplica una tensin a los terminales

de drenaje y fuente, se establece una corriente I DSS similar a la del transistor JFET.
Si a la puerta se le aplica una tensin negativa, esto tendr como consecuencia
una disminucin de la corriente de drenaje IDSS. Cuanta ms alta sea la tensin
negativa de la puerta tanto ms se reducir la corriente de drenaje, segn se
puede ver en las curvas de la figura 14.2, hasta llegar al nivel de estrechamiento
con una tensin de puerta de -6 voltios.

Para valores positivos de la tensin de puerta V GS , la corriente de drenaje

aumentar. El espaciamiento vertical entra las curvas V GS = 0 V y VGS = +1 V en la
figura 14.2 es una indicacin cara de cuanto ha aumentado la corriente de drenaje
cuando cambia en un voltio la tensin de puerta.

Vemos que la aplicacin de una tensin positiva a la puerta incrementa la

intensidad de drenaje. Por esta razn, a esta zona de tensiones de puerta positiva
se le denomina regin incremental.

MOS-FET DE TIPO DECREMENTAL CANAL P.

La construccin de un transistor MOS-FET de tipo decremental de canal P es

exactamente de forma inversa al de canal N, pero cambian el sustrato que es de
material tipo N y el canal drenador-fuente que es de tipo P. Como consecuencia,
las polaridades y direcciones de corriente tambin estn invertidas. Las
caractersticas y el modo de funcionamiento son similares al tipo de canal N.
 En la figura 14.3 se han dibujado los
smbolos de los transistores MOS-FET.

a) Tipo decremental canal N.

b) Tipo decremental canal P.

MOS-FET DE TIPO INCREMENTAL CANAL N.

La construccin del MOS-FET tipo incremental es similar a la del tipo decremental.

La nica diferencia es que se suprime el canal tipo N que une las regiones de
drenaje y fuente.

Si entre drenaje y fuente se la aplica una tensin, siendo la tensin de puerta

VGS = 0 V, el resultado ser una ausencia de corriente entre los terminales de
drenaje y fuente, debido a que existe dos regiones P-N con polarizacin inversa
entre las regiones N y el sustrato P.

La construccin del MOS-FET tipo incremental es similar a la del tipo decremental.

La nica diferencia es que se suprime el canal tipo N que une las regiones de
drenaje y fuente.
Si entre drenaje y fuente se la aplica una tensin, siendo la tensin de puerta
VGS = 0 V, el resultado ser una ausencia de corriente entre los terminales de
drenaje y fuente, debido a que existe dos regiones P-N con polarizacin inversa
entre las regiones N y el sustrato P.

Si se aplica una pequea tensin positiva a la puerta, respecto a la fuente, se

apreciar una corriente del drenador a la fuente. Conforme la tensin de puerta
VSG contine aumentando, la corriente drenador-fuente tambin aumentar. El
valor de la tensin de puerta VSG del que resulta un incremento significativo de la
corriente de drenaje se denomina tensin de umbral, con smbolo V T (del ingls
Threshold).

Puesto que al aumentar la tensin de puerta aumenta la corriente de drenaje, a

este tipo de MOD-FET se le conoce con el nombre de incremental.

Cuando VGS se incrementa ms all de la tensin de umbral, se incrementa la

intensidad de drenaje, Sin embargo, si se mantiene constante V GS y solo se
aumenta la tensin VDS , la corriente de drenaje alcanzar un nivel de saturacin
como ocurra en el JFET y en el MOS- FET decremental.

Las curvas de la figura 14.5 indican que cuando se incrementa la tensin V GS se

incrementa de VT a 8 voltios, el nivel de saturacin resultante para ID tambin
aumenta de 0 mA a 10 mA. Ntese el amplio espaciamiento entre los niveles de
ID cuando aumenta el nivel de VGS .

MOS-FET DE TIPO INCREMENTAL CANAL P.

La construccin de un transistor MOS-FET de tipo incremental de canal P es

exactamente de forma inversa al de canal N, pero cambian el sustrato que es de
material tipo N y el canal drenador-fuente que es de tipo P. Como consecuencia,
las polaridades y direcciones de corriente tambin estn invertidas. Las
caractersticas y el modo de funcionamiento son similares al tipo de canal N.

Los smbolos para este tipo de MOS-FET incremental, tanto de canal N como de
canal P, son los mismos que para los de tipo decremental.

2.1 Disparo de un SCR con Diodo Zener

Dada la Ecuacin para el disparo del SCR con diodo Zener: V CC= VZ + VGT simular en
siguiente circuito. Tenga en cuenta que V CC es la fuente relacionada a la puerta del SCR.
En este caso VCC = V1
2.2 A qu valor de VCC se dispara el SCR? Justifique su respuesta.

R//: Se dispara a 5.4voltios en V1, porque este voltaje garantiza por medio del diodo zener
y RZ que en GATE hallan 718.7mV con una corriente de 2.068mA, que segn data sheet
del fabricante es el minino de disparo.

2.3 Cuando un SCR se dispara este permanece como un interruptor cerrado y para
apagarlo se debe interrumpir la corriente que lo atraviesa disminuyendo el valor de V CC
logrando que la corriente que circula sea inferior a la corriente de de mantenimiento I H
especificada por el fabricante.

Verdadero (X)

Falso ( )

2.4 Proponer un circuito de control de potencia utilizando Tiristores. Anexe el diagrama

esquemtico y su teora de funcionamiento.

Se realizo circuito con tiristor en simulador proteus, controla la tensin del motor, es un
circuito bsico pero se aplica la teora de los tiristores.
 BIBLIOGRAFA

PEDRO TORRES SILVA (Julio 20 de 2007), Gua Didctica Electrnica

Bsica, Bogot 2006.

PSpice Student 9.1