Material Introdutório Prototipacao de Circuitos Digitais

ZILCIO SALES POLI-UPE
INTRODUO AOS SISTEMAS DIGITAIS

Um sistema digital um sistema cujos sinais tm um
nmero finito de valores discretos.
SISTEMA ANALGICO E SISTEMA DIGITAL
Um sistema analgico apresenta um nmero infinito de

valores contnuos
V v
2
1
0
t t
0 1 2 3
Sinal digital Sinal analgico


SISTEMA DIGITAL BINRIO
Apresenta dois dgitos para representar qualquer valor
discreto. Qualquer nmero ser representado pelos algarismos
0ESTRUTURA
e1 DE UM NMERO BINRIO
N = aN-1.2N-1 + aN-2.2N-2 + aN-3.2N-3 + ... + a0.20
Nmero de combinaes :
2N
Maior nmero: 2N-1
Nmero binrio 1 1 0 1 0 1 1 10 1 1
Peso dos dgitos 64 32 16 8 4 2 1 8 4 2 1
Equivalente decimal 107 11


PROCESSAMENTO DIGITAL DE SINAIS
CONVERSOR PROCESSAMENT CONVERSOR

MICROFONE A/D OE D/A
ARMAZENAGEM
Processamento digital de um sinal de

udio
TENSO CIRCUITO CONVERSOR A/D DECODIFICADO

ANALGIC CONFORMADO
R
A R
DISPLAY
Processamento digital de uma tenso analgica em um voltmetro digital


TIPOS DE SISTEMAS DIGITAIS
Os sistemais digitais se dividem em dois grupos:

a) COMBINACIONAIS - A sada em um dado tempo
depende apenas da entrada naquele dado instante de tempo.
O sistema no tem memria pois a entrada no depende de
uma entrada anterior.
b) SEQUENCIAIS - A sada em um dado tempo t depende
da entrada para o tempo t e tambm da entrada para um
tempo anterior a t.
ESPECIFICAO, IMPLEMENTAO,
ANLISE E PROJETO
ESPECIFICAO
Refere-se descrio das funes do sistema e de
outras caractersticas, tais como velocidade,
tecnologia e consumo de potncia.
Especificao diz o que o sistema faz, sem
referncia a como ele executa suas operaes
IMPLEMENTAO
Diz respeito a como o sistema construdo e como
executa suas funes
constitudo de mdulos interligados, cada qual
executando uma funo definida no sistema.
ESPECIFICAO, IMPLEMENTAO,
ANLISE E PROJETO
ANLISE
Tem como objetivo a determinao de suas
especificaes a partir de sua implementao.
PROJETO
Consiste em se obter uma implementao que satisfaa a
especificao do sistema
NVEIS DE ABSTRAO DE SISTEMAS
Um sistema pode ser descrito em trs modos ou

domnios:
COMPORTAMENTAL
ESTRUTURAL
FSICO

DEFINIO DOS DOMNIOS
COMPORTAMENTAL
Especifica-se o comportamento do sistema atravs de um
conjunto de funes, cujas variveis independentes so os
sinais de entrada. A descrio comportamental no
oferece nenhuma informao sobre a estrutura do sistema
Xi1 Xo
SISTEMA
1
SIMPLES Xo
Xi2
2
Xo1 = f1(Xi1, Xi2)

Xo2 = f2(Xi1, Xi2)
ESTRUTURAL
Descrito atravs de um conjunto de blocos ou mdulos
interligados, cada qual possuindo uma estrutura
conhecida e executando uma funo definida, de modo
que o sistema, como um todo, se comporte como
especificado atravs da descrio comportamental
FSICO
Descrito atravs de layouts da implementao no silcio
de transistores, portas lgicas e mdulos, de modo a
satisfazer as especificaes de projeto contidas na
descrio estrutural
DEFINIO DOS NVEIS
Cada domnio ou representao do sistema pode ser

dividido em cinco nveis:
SISTEMA
ALGORTMO
RT
LGICO
CIRCUITO

NVEL DE SISTEMA
DOMNIO
DOMNIO
ESTRUTURAL NVEL ALGORTMO
COMPORTAMENTAL
CPU, Memria Especificao de sistemas
NVEL RTL
Processadores, Subsistema Algortmos, fluxogramas
NVEL LGICO
Registradores, ALUS, MUX Transferncia de registros
Portas, flip-flops NVEL DE CIRCUITOEquaes booleanas
Transistores Funes de transferncias
Retngulos, grupos de polgonos
Standard-Cell
Macro-Cell
Blocos-Chip
Chip- Placas
DOMNIO FSICO
DOMNIOS DE UM SISTEMA
FSICO
MUX1 DBUF
SP PC
UNIDADE Barra de MEM mux1 DBUF
DE endereo Barra de
PC
endereo
SP
CONTROLE 1
MUX2
MEM
+/-
mux2
Barra de dados
ADD/SUB
If R(3) = 0 then
PC :=PC + 1;
ESTRUTURAL else
Barra de
DBUF :=MEM(PC);
dados
MEM(SP) :=PC +1;
SP :=SP -1;
PC :=DBUF; COMPORTAMENTAL
end if ;
D Q
DOMNIO ESTRUTURAL E FLIP-FLOP
CP QN
NVEL LGICO
SEUS NVEIS
NVEL RTL OU DE MDULO
PORTAS
ENTRADA
CLOCK
REGISTRADORES RX RY VDD
SOMADOR ADD
Y
A
NVEL DE B
SADA CIRCUITO
ESTILOS DE PROJETO VLSI

FULL-CUSTOM
USA TRANSISTORES E CONEXES COMO
ELEMENTOS BSICOS
O PROJETISTA TEM COMPLETO CONTROLE
SOBRE A COLOCAO DOS COMPONENTES NO
CHIP E SUAS INTERCONECES
A DETERMINAO DE CARACTERSTICAS COMO
VELOCIDADE, REA E DISSIPAO DE POTNCIA
SO FEITAS A NVEL DE CIRCUITO

FULL-CUSTOM
VANTAGENS
MAIS FLEXVEL E PERMITE OTIMIZAO DE
CARACTERSTICAS PARTICULARES
DESVANTAGENS
O PROJETO DE CHIPS COMPLETOS LEVA MUITO
TEMPO E REQUER UM COMPLETO
CONHECIMENTO DA OPERAO DOS
COMPONENTES A NVEL DE CIRCUITO

SEMI-CUSTOM :
1) STANDARD OU MACRO CELLS
OS ELEMENTOS BSICOS USADOS PELO PROJETISTA
SO STANDARD CELLS OU MACRO CELLS,
CONSTITUDAS DE PORTAS LGICAS E FLIP-FLOPS
(STANDARD CELLS) OU DE COMPONENTES MAIS
COMPLEXOS AINDA ( MACRO-CELLS)
ESTAS CLULAS SO ESPECIFICADAS EM UMA

BIBLIOTECA DE CLULAS E POSSUEM IMPLEMENTAO
PADRO NO SILCIO, OU SEJA UM CONJUNTO DE
MSCARAS PR-DEFINIDAS

2) GATE-ARRAY
OS COMPONENTES BSICOS SO MATRIZES DE
PORTAS LGICAS DISPOSTAS EM UMA ESTRUTURA
REGULAR NO CHIP.
A ESTRUTURA DE PORTAS NO EST DEFINIDA EM

UMA BIBLIOTECA COMO NO CASO DE STANDARD
CELLS, MAS SIM IMPLEMENTADA NO PRPRIO CHIP A
SER UTILIZADO NO PROJETO
O PROJETO CONSISTE EM SE DETERMINAR A

CONECO ENTRE AS PORTAS

3) PLD ( DISPOSITIVO DE LGICA PROGRAMADA )
.APRESENTAM UMA ESTRUTURA FIXA PADRO
IMPLEMENTADA NO CHIP ( CLULAS LGICAS) QUE
PODEM SER INTERCONECTADAS POR
PROGRAMAO.
UM PLD PROGRAMADO USANDO CHAVES

ELETRNICAS PROGRAMVEIS.
AO CONTRRIO DOS GATE-ARRAY OS PLD SO

REPROGRAMVEIS
TIPOS BSICO DE PLDS

PLAS (Programmable Logic Array )
PAL (Programmable Array Logic)
FPLA (Field Programmable Logic Array )
FPGA (Field Programmable Gate Array )
VANTAGENS
SIMPLIFICAO DO PROJETO
DESVANTAGENS
REDUZ A FLEXIBILIDADE E A POSSIBILIDADE DE
OTIMIZAR CARACTERSTICAS ESPECFICAS
THE DESIGN WARRIORS GUIDE TO FPGA


PROGRAMAO COM FUSVEL


PROGRAMAO COM FUSVEL DISPOSITIVO
PROGRAMADO


PROGRAMAO COM ANTIFUSE(ANTIFUSIVEL)


PROGRAMAO COM ANTIFUSE DISPOSITIVO PROGRAMADO


PROGRAMAO DO ANTIFUSE


DISPOSITIVOS PROGRAMADOS POR MSCARA: ROM( MEMRIA
DE LEITURA APENAS


PROM (MEMRIA PROGRAMVEL DE LEITURA APENAS)


TRANSISTOR MOS E TRANSISTOR EPROM


CLULA DE MEMRIA EPROM(MEMRIA DE LEITURA APENAS
PROGRAMVEL E APAGVEL )


CLULA DE MEMRIA EEPROM


SRAM(RAM ESTTICA) CLULA DE MEMRIA PROGRAMVEL


RESUMO DE TECNOLOGIA DE PROGRAMAO


LINHA DE TEMPO TECNOLOGICA


DISPOSITIVOS LGICOS PROGRAMVEIS (PLDs) -
CLASSIFICAO


DISPOSITIVOS LGICOS PROGRAMVEIS ( PLDs ) - PROM


PROM IMPLEMENTANDO FUNO LGICA


PROM PROGRAMADA


PROGRAMMABLE LOGIC ARRAYS (PLAs) SEM PROGRAMAO


PROGRAMMABLE LOGIC ARRAYS (PLAs) PROGRAMADO


PROGRAMMABLE ARRAY LOGIC (PALs) SEM PROGRAMAO


DISPOSITIVO LGICO PROGRAMVEL COMPLEXO (CPLD) -
GENRICO


DISPOSITIVO LGICO PROGRAMVEL COMPLEXO (CPLD) -
USANDO MULTIPLEXADORES PROGRAMVEIS


CIRCUITOS INTEGRADOS DE APLICAO ESPECFICA (ASICs)
CLASSIFICAO


GATE ARRAY - CLULAS


GATE ARRAY - ESTRUTURA


ASICs ESTRUTURADOS MDULOS BSICOS


ASICs ESTRUTURADOS MDULOS BSICOS

SNTESE
DEFINIO
SNTESE A CONVERSO DE UMA DESCRIO
COMPORTAMENTAL EM UMA DESCRIO ESTRUTURAL
TIPOS DE SNTESE
SNTESE DE SISTEMA
A TRANSIO DE UMA ESPECIFICAO A NVEL DE SISTEMA
EM UMA OU MAIS DESCRIES DE SUBSISTEMAS NO NVEL
ALGORTMO
SNTESE DE ALTO NVEL
CONVERTE UMA DESCRIO COMPORTAMENTAL DE
ENTRADA EM UMA DESCRIO DE SADA COMPOSTA DE UM
DATA-PATH E UMA UNIDADE DE CONTROLE
SNTESE
A) DATA-PATH - CONSTITUDA DE ELEMENTOS RT
( UNIDADES FUNCIONAIS E ELEMENTOS DE
ARMAZENAGEM )
B) UNIDADE DE CONTROLE - DESCRIO DOS SINAIS
DE CONTROLE NECESSRIOS PARA EXECUTAR
TRANSFERNCIAS ENTRE REGISTROS E CONTROLAR O
SEQUENCIAMENTO DOS ESTADOS CONTIDOS NAS
DESCRIES RT
AS UNIDADES FUNCIONAIS (SOMADORES,
MULTIPLICADORES, ALUS, COMPARADORES) ALTERAM O
VALOR DOS DADOS E OS ELEMENTOS DE ARMAZENAGEM
(REGISTRADORES, CONTADORES, RAM, ROMS)
PRESERVAM O VALOR DOS DADOS
SNTESE
SNTESE RT
OTIMIZAO DO DATAPATH E CONVERSO DA
DESCRIO COMPORTAMENTAL DA UNIDADE DE
CONTROLE, GERADA PELA SNTESE DE ALTO NVEL,
EM UMA DESCRIO ESTRUTURAL
SNTESE LGICA
GERA, A PARTIR DE EQUAES BOOLEANAS, UMA
LISTA DE LIGAES DE COMPONENTES (NETLIST),
DE UMA DADA BIBLIOTECA DE PORTAS LGICAS
TAIS COMO NAND, NOR, EXOR, NAND - OR - INVERT
SNTESE
MAPEAMENTO TECNOLGICO
IMPLEMENTA NO SILCIO AS PORTAS LGICAS
ABSTRATAS PRODUZIDAS PELA SNTESE LGICA, A
PARTIR DE UMA BIBLIOTECA DE CLULAS FSICAS DE
UMA DADA TECNOLOGIA
ALGORITMOS DE SNTESE DE AUTO NVEL

PARTICIONAMENTO
A DIVISO DE UMA DESCRIO COMPORTAMENTAL
OU ESTRUTURAL EM SUBDESCRIES OU
SUBESTRUTURAS
SCHEDULING
PARTICIONA A ATRIBUIO DE VARIVEIS E
OPERADORES DE UMA DESCRIO
COMPORTAMENTAL NO TEMPO
ALGORITMOS DE SNTESE DE ALTO NVEL
ALLOCATION
UM PARTICIONAMENTO EM RELAO AO
HARDWARE. DETERMINADO O TIPO DE
UNIDADES FUNCIONAIS UTILIZADAS NO PROJETO
BIDING
DETERMINA-SE QUE OPERAO OU OPERAES
CADA UNIDADE FUNCIONAL VAI REALIZAR, ENTRE
AS OPERAES CONTIDAS NA DESCRIO
ESTRUTURAL
MODELOS E ARQUITETURAS
MODELOS SO MODOS DE ESPECIFICAR A

FUNCIONALIDADE DE UM SISTEMA
MODELOS SO MTODOS USADOS PARA DIVIDIR UM
SISTEMA EM SUBSISTEMAS E, ENTO, GERAR UMA
ESPECIFICAO PARA ESTES SUBSISTEMAS EM UMA
LINGUAGEM PARTICULAR
O QUE DISTINGUE UM MODELO DE OUTRO O TIPO
DE SUBSISTEMAS E AS REGRAS USADAS PARA COMPOR
ESTES SUBSISTEMAS, GERANDO A FUNCIONALIDADE
DESEJADA
UM MODELO UM SISTEMA FORMAL CONSISTINDO DE
OBJETOS E REGRAS DE COMPOSIO E USADO PARA
DESCREVER AS CARACTERSTICAS DE UM SISTEMA
EXEMPLO DE UM MODELO
1. DESCRIO TEXTUAL
SE O ELEVADOR EST PARADO E O ANDAR

DESEJADO IGUAL ANDAR ATUAL PERMANECE
PARADO.
DESEJADO MENOR QUE O ANDAR ATUAL DESCE
DESEJADO MAIOR QUE O ANDAR ATUAL SOBE
2. DESCRIO POR ALGORITMO
LOOP
IF (DES_ANDAR = ATUAL_ANDAR) THEN
DIREO := PARADO;
ELSIF(DES_ANDAR < ATUAL_ANDAR) THEN;
DIREO := SOBE;
ELSIF(DES_ANDAR > ATUAL_ANDAR) THEN;
DIREO := DESCE
END IF;
END LOOP;
3. DESCRIO POR MQUINA DE ESTADO
Desejado < atual Desejado = atual Desejado >atual

/desce /parado /sobe
Desejado > atual
Desejado < atual
/sobe
/desce
DESCE PARADO SOBE
Desejado = atual Desejado = atual

/parado /parado
Desejado > atual/ sobe
Desejado < atual/ desce

TAXONOMIA DOS MODELOS

CATEGORIA DOS MODELOS
ORIENTADOS A ESTADOS
ORIENTADOS A ATIVIDADE
ORIENTADOS A ESTRUTURA
ORIENTADOS A DADOS
HETEROGNEOS
MODELOS ORIENTADOS A ESTADO

MQUINA DE ESTADOS FINITOS (BASEADA EM TRANSIO)
CONSISTE DE UM CONJUNTO DE ESTADOS, UM

CONJUNTO DE TRANSIES ENTRE OS ESTADOS E
UM CONJUNTO DE AES OU EVENTOS ASSOCIADOS
COM ESSES ESTADOS OU TRANSIES
FORMALMENTE:
< S, I, O, f :S x I S, h : S x I O >
ONDE S UM CONJUNTO DE ESTADOS, I UM
CONJUNTO DE ENTRADAS E O UM CONJUNTO DE
SADAS
f UMA FUNO DE PRXIMO ESTADO E h UMA
FUNO DE SADA,CUJO VALOR DEPENDE DOS
ESTADOS E DOS VALORES DE ENTRADA

MQUINA DE ESTADOS FINITOS (BASEADA EM TRANSIO)
a1/p a2/s1 a2/p

S1 S2
a1/d1
O={d2,d1,n,s1,s2
I={a1,a2,a3} }
S3 DIREO E
ANDAR DESEJADO a3/p NMERO
DE ANDARES
CIRCUITO DE MQUINA DE ESTADOS FINITOS (BASEADA EM
TRANSIO)

MQUINA DE ESTADOS FINITOS (BASEADA EM ESTADO)
a1
a1 a3
S13 /d2 S23 /d1 S33 /p
a2
a2 a1
a1 a2 a3
a2
S12 /d1
a1 S22 /p S32 /s1
a3
a1 a3
a1 a2 a3 a2
a3
a2 a1
S11 /p S21 /s1 S31 /s2
a3 a3
CIRCUITO DE MQUINA DE ESTADOS FINITOS (BASEADA EM
ESTADO)

REDES DE PETRI
REDES DE PETRI FORAM CRIADAS A PARTIR TESE DE

DOUTORADO DE CARL ADAM PETRI, INTITULADA
KOMMUNICATION MIT AUTOMATEN (COMUNICAO COM
AUTMATOS), APRESENTADA UNIVERSIDADE DE BONN EM
1962
DESDE O PRINCPIO, RDP OBJETIVARAM A MODELAGEM DE
SISTEMAS COM COMPONENTES CONCORRENTES.
AS PRIMEIRAS APLICAES DE RDP ACONTECERAM EM 1968,
NO PROJETO NORTE-AMERICANO INFORMATION SYSTEM
THEORY, DA A.D.R. (APPLIED DATA RESEARCH, INC.).
ESTE TRABALHO RESSALTOU COMO RDP PODERIAM SER
APLICADAS NA ANLISE E NA MODELAGEM DE SISTEMAS COM
COMPONENTES CONCORRENTES.

REDES DE PETRI
NO INCIO DA DCADA DE 70, O TRABALHO DE PETRI

CHAMOU A ATENO DE MEMBROS DO PROJETO MAC, DO
MIT(MASSACHUSETTS INSTITUTE OF TECHNOLOGY).
O GRUPO DE ESTRUTURAS COMPUTACIONAIS, DESTE

PROJETO, SOB A DIREO DO PROF. JACK B. DENNIS, FOI A
ORIGEM DE CONSIDERVEIS PESQUISAS E PUBLICAES
SOBRE RDP, ENVOLVENDO RELATRIOS E TESES DE
DOUTORADO.
NA CONFERNCIA SOBRE REDES DE PETRI E MTODOS

RELACIONADOS, REALIZADA NO MIT EM 1975, PELA PRIMEIRA
VEZ, O NOME REDE DE PETRI FOI OFICIALMENTE UTILIZADO
PARA SE REFERIR AO FORMALISMO PROPOSTO POR CARL
ADAM PETRI TREZE ANOS ANTES, NA ALEMANHA.

REDES DE PETRI
EM RELAO S APLICAES, RDP ATINGIU REAS COMO A

MODELAGEM DE COMPONENTES DE HARDWARE, CONTROLE DE
PROCESSOS, LINGUAGENS DE PROGRAMAO, SISTEMAS
DISTRIBUDOS E PROTOCOLOS DE COMUNICAO.
AS APLICAES DE RDP AUMENTARAM

CONSIDERAVELMENTE NA DCADA DE OITENTA, COM O
SURGIMENTO DAS CHAMADAS REDES DE PETRI DE ALTO
NVEL, COMO POR EXEMPLO, AS NUMRICAS, AS
PREDICADO/TRANSIO E AS COLORIDAS. EM MEADOS DA
DCADA DE OITENTA SURGIRAM TAMBM EXTENSES DE RDP
ESTOCSTICAS
DESTA FORMA, AS RDP ATINGIRAM OUTRAS REAS, COMO

AUTOMAO DE ESCRITRIOS, BANCOS DE DADOS,
INTELIGNCIA ARTIFICIAL E SISTEMAS DE INFORMAO.

REDES DE PETRI
CONSISTE DE UM CONJUNTO DE LUGARES, UM

CONJUNTO DE TRANSIES E UM CONJUNTO DE
FICHAS p2
FICHA LUGAR
p1 t1 p5 t4 p4
t2
t3
TRANSIO
p3

REDES DE PETRI
FORMALMENTE:
< P, T, I, O, u>
ONDE P UM CONJUNTO DE LUGARES, T UM
CONJUNTO DE TRANSIES, I UMA FUNO DE
ENTRADA QUE DEFINE TODOS OS LUGARES QUE
GERAM ENTRADAS PARA TRANSIES E O UMA
FUNO DE SADA QUE DEFINE TODOS OS LUGARES
DE SADA PARA CADA TRANSIO
A FUNO DE MARCA u DEFINE O NMERO DE
FICHAS EM CADA LUGAR

REDES DE PETRI
UMA REDE DE PETRI EXECUTADA POR MEIO DO

DISPARO DE TRANSIES
UMA TRANSIO PODE SER DISPARADA SE ELE EST
HABILITADA
UMA TRANSIO EST HABILITADA SE CADA UM
DOS SEUS LUGARES DE ENTRADA POSSUI PELO
MENOS UMA FICHA

REDES DE PETRI DESCRIO TEXTUAL
I : I(t1) = {p1}
p1 t1 p5 t2 t4 p4 I : I(t2) = {p2,p3,p5}
I : I(t3) = {p3}
t3 I : I(t4) = {p4}
u: u(p1) =
1 p3
O : O(t1) = {p5}
u: u(p2) =
O : O(t2) =
1
{p3,p5}
u: u(p3) = 2
O : O(t3) = {p4}
u: u(p4) = 0
O : O(t4) =
u: u(p5) =1 {p2,p3}

REDES DE PETRI TIPOS DE MODELAMENTO
t1
t1
t2
t2
t1
SEQUENCIAMENTO RAMIFICAO SINCRONIZAO


REDES DE PETRI TIPOS DE MODELAMENTO
t3
t1
t2
t1
t2
t4
CONCORRNCIA CONTENO

MQUINA DE ESTADOS FINITOS COM HIERARQUIA CONCORRENTE
UMA EXTENSO DO MODELO DE MQUINA DE

ESTADOS FINITO AO QUAL ADICIONADO SUPORTE
PARA HIERARQUIA E CONCORRNCIA.
CONSISTE DE UM CONJUNTO DE ESTADOS E UM
CONJUNTO DE TRANSIES. CADA ESTADO PODE
DECOMPOSTO EM UM CONJUNTO DE SUBESTADOS,
MODELANDO HIERARQUIA.
CADA ESTADO PODE SER DECOMPOSTO EM
SUBESTADOS CONCORRENTES EXECUTADOS EM
PARALELO E SE COMUNICANDO ATRAVS DE
VARIVEIS GLOBAIS.

CARTA DE ESTADOS
Y
A D
u
B E
A(P)/c r s F
b
C G a
MODELOS ORIENTADOS A ATIVIDADE

GRFICO DE FLUXO DE DADOS ( DATA FLOW GRAPH )
COMPOSTO POR UM CONJUNTO DE NS E POR UM

CONJUNTO DE ARCOS QUE REPRESENTAM O FLUXO DE
DADOS
TIPOS DE NS REPRESENTAO
ENTRADA RETNGULO
SADA RETNGULO
ATIVIDADE CRCULO
DADO ARMAZENADO RETNGULO SEMI-ABERTO

Y Z
A2.1 A2.2
V W
A2.3
ENTRADA
Z
A1 A2 SADA
V
V W
ARQUIVO SADA

FLUXOGRAMA (FLOWCHART)
CONHECIDO TAMBM COMO GRFICO DE FLUXO DE
CONTROLE
COMPOSTO POR UM CONJUNTO DE NS E POR UM
CONJUNTO DE ARCOS QUE REPRESENTAM O
SEQUENCIAMENTO OU O FLUXO DE CONTROLE
TIPOS DE NS REPRESENTAO
INCIO (START) RETNGULO
ARREDONDADO
FIM (END) RETNGULO
ARREDONDADO
COMPUTAO RETNGULO
DECISO LOSANGO

FLUXOGRAMA (FLOWCHART)
start
J=1
MAX=0
J=J +1
No
No
Sim
J>N MEM(J)>MAX MAX=MEM(J)
)
Sim
end
MODELOS ORIENTADOS A ESTRUTURA

DIAGRAMA DE COMPONENTES CONECTADOS
UMA CLASSE DE MODELO QUE USADO PARA

DESCREVER A ESTRUTURA FSICA DE UM
SISTEMA
REPRESENTA UM CONJUNTO DE COMPONENTES
DE SISTEMA E SUAS INTERCONECES
CONSISTE DE UM CONJUNTO DE NS E DE
SETAS.
OS NS REPRESENTAM OS VRIOS
COMPONENTES
AS SETAS REPRESENTAM AS VRIAS
CONECES ENTRE ESSES COMPONENTES,
TAIS COMO BARRAMENTOS E FIOS.
MODELOS ORIENTADOS A ESTRUTURA

DIAGRAMA DE COMPONENTES CONECTADOS
Memria de Memria de
Barramento
programa dados
do
Processador sistema
Hardware de
Coprocessador aplicao
de I/O
especfica
MODELOS HETEROGNEOS
GRFICO DE FLUXO DE CONTROLE E DADOS
COMBINA AS VANTAGENS DE UM FLUXOGRAMA E

DE UM GRFICO DE FLUXO DE DADOS
INCORPORA GRFICOS DE FLUXO DE DADOS PARA
REPRESENTAR O FLUXO DOS DADOS DURANTE A
REALIZAO DAS ATIVIDADES E FLUXOGRAMAS
PARA REPRESENTAR O SEQUENCIAMENTO DOS
GRFICOS DE FLUXO DE DADOS
EXPLICITA A DEPENDNCIA DOS DADOS E A
SEQUNCIA DE CONTROLE DE UM SISTEMA
MODELOS HETEROGNEOS
GRFICO DE FLUXO DE CONTROLE E DADOS
C
LEIA X LEIA
1 2 E
W
+
X:=X+2
X:=X+3 A:=X+W ESCREVA A
A:=X+5
CONST 3 LEIA X
LEIA X CONST 2
+
+ CONST 5
ESCREVA A
+
LEIA X ESCREVA A
MODELOS HETEROGNEOS
LINGUAGENS DE PROGRAMAO
SUPORTA MODELAMENTO DE DADOS, ATIVIDADE E

CONTROLE
TIPOS DE LINGUAGEM DE PROGAMAO:
DECLARATIVA
IMPERATIVA
LINGUAGEM DECLARATIVA
A ORDEM DE EXECUO NO EXPLCITA.
A COMPUTAO REALIZADA ATRAVS DE UM
CONJUNTO DE FUNES OU REGRAS LOGICAS
INCLUI LINGUAGENS COMO LISP OU PROLOG
MODELOS HETEROGNEOS
LINGUAGEM IMPERATIVA
AS DECLARAES SO EXECUTADAS NA ORDEM
EM QUE APARECEM NO PROGRAMA
INCLUI TIPOS DE DADOS BSICOS COMO INTEIROS
E REAIS E TIPOS COMPOSTOS COMO MATRIZES E
REGISTROS
MODELAM PEQUENAS ATIVIDADES POR MEIO DE
DECLARAO E GRANDES ATIVIDADES POR MEIO DE
FUNES OU PROCEDIMENTOS
MODELAM FLUXO DE CONTROLE POR MEIO DE
CONSTRUTORES QUE ESPECIFICAM A ORDEM NA
QUAL AS ATIVIDADES SO REALIZADAS
MODELOS HETEROGNEOS
LINGUAGEM IMPERATIVA
TRABALHAM COM INSTRUES CONDICIONAIS (IF,
CASE), LOOP ( WHILE, FOR, REPEAT ) E CHAMADAS DE
SUBROTINAS (CALL)
USADAS EM PROBLEMAS RESOLVIDOS ATRAVS DE
ALGORTMOS
INCLUI LINGUAGENS COMO C E PASCAL
MODELOS HETEROGNEOS
LINGUAGEM DE ESPECIFICAO DE HARDWARE

TRABALHAM COM EXECUO CONCORRENTE
DIFEREM NOS MECANISMOS DE COMUNICAO
ENTRE PROCESSOS CONCORRENTES
LINGUAGENS:
CSP
ADA
VHDL
VERILOG
HARDWARE C
MODELOS HETEROGNEOS
MQUINA DE ESTADOS PROGRAMA
INTEGRA UM MODELO DE MQUINA DE ESTADOS
FINITO COM HIERARQUIA CONCORRENTE COM
PARADIGMAS DE LINGUAGEM DE PROGRAMAO.
CONSISTE DE UMA HIERARQUIA DE ESTADOS-
PROGRAMA, CADA QUAL REPRESENTANDO UM MODO
DISTINTO DE COMPUTAO.
PARA UM DADO TEMPO APENAS UM SUBCONJUNTO
DE ESTADOS- PROGRAMA ESTAR ATIVO.
O MODELO PODE CONSISTIR DE ESTADOS-
PROGRAMAS SIMPLES E COMPOSTOS.
MODELOS HETEROGNEOS
ESTADO-PROGRAMA COMPOSTO PODE SER
DECOMPOSTO EM SUBESTADOS-PROGRAMA
SEQUENCIAIS OU CONCORRENTES
SUBESTADOS CONCORRENTES ESTARO ATIVOS
SEMPRE QUE O ESTADO PAI ESTIVER ATIVO
SUBESTADOS SEQUENCIAIS ESTARO ATIVOS APENAS
DURANTE PARTE DO TEMPO EM QUE O ESTADO PAI
ESTIVER ATIVO
A DECOMPOSIO SEQUENCIAL DE UM ESTADO-
PROGRAMA IR CONTER UM CONJUNTO DE ARCOS DE
TRANSIO, QUE REPRESENTAM O
SEQUENCIAMENTO ENTRE OS SUBESTADOS-
PROGRAMA
MODELOS HETEROGNEOS
TIPOS DE TRANSIO:
1. ARCO DE TRANSIO NA CONCLUSO
OCORRER APENAS QUANDO O ESTADO-PROGRAMA
FONTE TENHA COMPLETADO SUAS COMPUTAES E
A CONDIO NECESSRIA PARA A TRANSIO TENHA
SIDO SATISFEITA.
2. ARCO IMEDIATO OCORRER IMEDIATAMENTE
SEMPRE QUE A CONDIO PARA A TRANSIO TENHA
SIDO SATISFEITA, INDEPENDENTE QUE O SUBESTADO
FONTE TENHA COMPLETADO SUAS COMPUTAES.
MODELOS HETEROGNEOS
TIPOS DE TRANSIO:
1. ARCO DE TRANSIO NA CONCLUSO
OCORRER APENAS QUANDO O ESTADO-PROGRAMA
FONTE TENHA COMPLETADO SUAS COMPUTAES E
A CONDIO NECESSRIA PARA A TRANSIO TENHA
SIDO SATISFEITA.
2. ARCO IMEDIATO OCORRER IMEDIATAMENTE
SEMPRE QUE A CONDIO PARA A TRANSIO TENHA
SIDO SATISFEITA, INDEPENDENTE DO SUBESTADO
FONTE TER COMPLETADO SUAS COMPUTAES.
MODELOS HETEROGNEOS
REPRESENTAO GRFICA:
1. SISTEMA REPRESENTADO POR RETNGULOS
2. ESTADOS-PROGRAMA REPRESENTADOS POR
RETNGULOS COM OS CANTOS ARREDONDADOS
COM LINHAS PONTILHADAS SEPARANDO OS
SUBESTADOS CONCORRENTES.
3. TRANSIES REPRESENTADAS POR SETAS
4. ESTADO INICIAL REPRESENTADO POR
TRINGULO
5. CONCLUSO DO ESTADO REPRESENTADO POR
UM PEQUENO QUADRADO.
MODELOS HETEROGNEOS
MQUINA DE ESTADOS PROGRAMA REPRESENTAO GRFICA
Var A:array[1..20] of integer

Y
Var i, max : integer;

D
A
Max=0;
For i =1 to 20 do
e1 e2 If (A[i] > max) then
Max = A[i];
End if;
End for
e3
Os arcos associados s condies e1 e e3 so arcos de transio na concluso. O arco

associado a e2 um arco de transio imediata.
TAXONOMIA DAS ARQUITETURAS
UMA ARQUITETURA ESPECIFICA COMO O SISTEMA

SER IMPLEMENTADO
O OBJETIVO DE UMA ARQUITETURA DESCREVER O
NMERO DE COMPONENTES, O TIPO DE CADA
COMPONENTE E O TIPO DE CADA CONECO ENTRE
OS VRIOS COMPONENTES EM UM SISTEMA
CATEGORIA DE ARQUITETURAS
ARQUITETURA DE APLICAO ESPECFICA
PROCESSADORES DE PROPSITO GERAL
PROCESSADORES PARALELOS
ARQUITETURAS DE APLICAO ESPECFICA

ARQUITETURA BASEADA EM CONTROLADORES
UM CONTROLADOR UMA IMPLEMENTAO DIRETA
DE UMA MQUINA DE ESTADO FINITO, DEFINIDA
PELA QUNTUPLA: < S, I, O, f, h >
CONSISTE DE UM REGISTRADOR E DOIS BLOCOS
COMBINACIONAIS
O REGISTRADOR CHAMADO DE REGISTRADOR DE
ESTADO E ARMAZENA OS ESTADOS
OS BLOCOS COMBINACIONAIS IMPLEMENTAM A
FUNO DE PRXIMO ESTADO f E A FUNO DE
SADA h
OS CONTROLADORES PODEM SER BASEADOS EM
TRANSIO OU BASEADOS EM ESTADO

ARQUITETURA BASEADA EM CONTROLADORES
REGISTRADOR DE
ESTADO
FUNO DE SADAS
PRXIMO FUNO
ESTADO DE SADA
ENTRADAS
S
CIRCUITO DE UM CONTROLADOR (NVEL LGICO)

ARQUITETURA BASEADA EM VIA DE DADOS
USADA EM APLICAES ONDE UM DETERMINADA
COMPUTAO OU ATIVIDADE EXECUTADA
REPETIDAMENTE EM DIFERENTES CONJUNTOS DE
DADOS
MUX1 DBUF
SP PC
Barra de MEM
endereo
1
MUX2
+/-
Barra de dados
CIRCUITO DE VIA DE DADOS(NVEL RTL)

ARQUITETURA MQUINA DE ESTADOS COM VIA DE DADOS
COMBINA UMA CIRCUITO DE CONTROLE COM UMA

VIA DE DADOS
A VIA DE DADOS CONTM:
UNIDADES FUNCIONAIS TAIS COMO ALUS,
MULTIPLICADORES E DESLOCADORES
ELEMENTOS DE ARMAZENAGEM COMO MEMRIAS
E REGISTRADORES
SELETORES E BARRAMENTOS PARA CONECTAR
ESSES VRIOS COMPONENTES

ENTRADAS
REGISTRADOR DE
ESTADO
VIA DE DADOS
FUNO DE
PRXIMO FUNO
ESTADO DE SADA SINAIS DE
CONTROLE
SADAS
STATUS
UNIDADE DE CONTROLE

CONJUNTO COMPLEXO DE INSTRUES (CISC)
SE CARACTERIZA POR:
UM NMERO REDUZIDO DE INSTRUES NO CDIGO
COMPILADO
MENOR NMERO DE ACESSOS MEMRIA NO CICLO
DE BUSCA DE INSTRUES
COMPILADOR DE CONSTRUO MAIS SIMPLES

CONJUNTO COMPLEXO DE INSTRUES (CISC)
CONTROLE
MEMRIA DE VIA DE
MICROPROGRAMA DADOS
CONTADOR DE PC
MICROPROGRAMA
+1
LGICA DE
STATUS
SELEO
DE
ENDEREO MEMRIA
REGISTRADOR DE
INSTRUO
UNIDADE DE CONTROLE

CONJUNTO REDUZIDO DE INSTRUES (RISC)
SE CARACTERIZA POR:
CDIGOS DE INSTRUO MAIS SIMPLES
COMPILADORES MAIS SOFISTICADOS
PEQUENOS CICLOS DE CLOCK
PEQUENOS NMEROS DE CICLOS POR INSTRUO
EFICIENTE PIPELINING DE FLUXO DE INSTRUES
DESEMPENHO SUPERIOR AOS PROCESSADORES CISC

CONJUNTO REDUZIDO DE INSTRUES (RISC)
HARDWIRED DATAPATH
OUTPUT AND CONTROL
REGISTER
NEXT-STATE
FILE
LOGIC
STATE
REGISTER ALU
STATUS
DATA
INSTRUCTION INSTR.
CACHE
REG. CACHE
CONTROL UNIT MEMORY

SIMD
MIMD
+/-
LINGUAGENS DE ESPECIFICAO DE SISTEMAS

SO USADAS PARA CAPTURAR OS MODELOS DE
ESPECIFICAO EM UMA FORMA CONCRETA.
VANTAGENS:
1: PERMITE AO PROJETISTA TESTAR SE A FUNCIONALIDADE
REQUERIDA ALCANADA ANTES DO SISTEMA SER
IMPLEMENTADO, ATRAVS DE SIMULAO.
2. A ESPECIFICAO SERVE COMO ENTRADA PARA FERRAMENTAS
DE SNTESE QUE PODEM AUTOMATIZAR O PROCESSO COM GRANDE
GANHO DE TEMPO.
3. A DOCUMENTAO GERADA PERMITE UMA DESCRIA DA
FUNCIONALIDADE PRETENDIDA DO SISTEMA PROJETADO.
4. PERMITE A TROCA DE INFORMAES DE PROJETO ENTRE
USURIOS E FERRAMENTAS DE SNTESE.

CARACTERSTICAS DE MODELOS
1. CONCORRNCIA:
CONCORRNCIA E O NVEL DE ABSTRAO:
1. NVEL DE TRABALHO: EXECUO PARALELA DE DIVERSOS
PROCESSOS POR MEIO DE MECANISMOS COMO
MULTIPROCESSAMENTO, MULTIPROGRAMAO E
COMPARTILHAMENTO DE TEMPO.
2. NVEL DE TAREFA: REALIZAO CONCORRENTE DE DIVERSAS
TAREFAS QUE COMPOEM UM PROCESSO OU TRABALHO
3. NVEL DE DECLARAO: REALIZAO PARALELA DE
DECLARAES QUE COMPOEM UMA TAREFA
4. NVEL DE OPERAO: EXECUO CONCORRENTE DE
DIVERSAS OPERAES COMO ADIO E MULTIPLICAO
5. NVEL DE BIT: MANIPULAO DE BITS DENTRO DE UMA ALU

CLASSIFICAO DE CONCORRNCIA:
CONCORRNCIA DIRIGIDA A DADOS: A ORDEM DE EXECUO DE
UMA DECLARAO OU OPERAO DETERMINADA PELA
DEPENDNCIA ENTRE OS DADOS, OU SEJA, PELA
DISPONIBILIDADE DO DADO DE ENTRADA, CASO SEJA O DADO A
SADA DE OUTRA OPERAO OU DECLARAO.
FLUXOS DE DADOS (DATAFLOW) SO CARACTERIZADOS POR
DECLARAES DE ATRIBUIO DE SINAIS.
b c d x
a
soma Subtrao 1:q = a+b
2: y = x+p
Multiplica adio
q o 3:p = (c-d)*q
p
y

CLASSIFICAO DE CONCORRNCIA:
CONCORRNCIA DIRIGIDA A CONTROLE: EXECUO
CONCORRENTE DE MLTIPLAS LINHAS DE CONTROLE, SENDO
CADA LINHA UM CONJUNTO DE OPERAES QUE DEVEM SER
EXECUTADAS SEQUENCIALMENTE.
CARACTERIZA-SE PELO USO DE CONSTRUES QUE ESPECIFICAM
MLTIPLAS LINHAS DE CONTROLE EXECUTADAS EM PARALELO.
CONSTRUO FORK-JOIN: A DECLARAO FORK CRIA UM
CONJUNTO DE LINHAS DE CONTROLE CONCORRENTES A PARTIR
DE UMA NICA LINHA DE CONTROLE E A DECLARAO JOIN
ESPERA QUE ESTAS LINHAS SEJAM PROCESSADAS PARA QUE A
LINHA DE CONTROLE SUBSEQUENTE SEJA PROCESSADA.
2. CONSTRUO DE PROCESSO: CRIA UM CONJUNTO DE LINHAS
DE CONTROLE OU PROCESSOS OPERANDO DE MODO
CONCORRENTE.

2. HIERARQUIA:
H DOIS TIPOS DE HIERARQUIA:
1. HIERARQUIA ESTRUTURAL: A ESPECIFICAO DE
UM SISTEMA REPRESENTADA COMO UM CONJUNTO
DE COMPONENTES INTERCONECTADOS. CADA UM
DESSES COMPONENTES PODE TER SUA ESTRUTURA
INTERNA ESPECIFICADA COMO UM CONJUNTO DE
COMPONENTES DE MENOR NVEL
INTERCONECTADOS.
A HIERARQUIA ESTRUTURAL PODE SER ESPECIFICADA
PARA DIVERSOS NVEIS DE ABSTRAO.

Processador
Datapath
Data bus
memria
Control
lines
HIERARQUIA COMPORTAMENTAL: A DECOMPOSIO

DE UM COMPORTAMENTO EM SUBCOMPORTAMENTOS
DISTINTOS. ESTA DECOMPOSIO PODE SER
SEQUENCIAL OU CONCORRENTE.

DECOMPOSIO SEQUENCIAL: REPRESENTADA COMO UM
CONJUNTO DE PROCEDIMENTOS OU COMO UMA MQUINA DE
ESTADO.
1. PROCEDIMENTOS: UMA SEQUNCIA DE CHAMADAS DE
PROCEDIMENTOS:
COMPORTAMENTO P:
VARIABLE X,Y:
BEGIN
Q(X);
R(Y);
END COMPORTAMENTO P;
2. MQUINA DE ESTADO: OS PROCESSOS OU PROCEDIMENTOS SO

REPRESENTADOS POR ESTADOS, QUE PODEM SER DECOMPOSTOS EM
SUBESTADOS.

P
e4 R
Q
e2
e5 R1
Q1
Q3 e8
e1 e6
e3
Q2 R2
e7
TRANSIES SIMPLES: CONECTAM ESTADOS COM O MESMO NVEL DE HIERARQUIA

EXEMPLO:e1, e2, e3, e8
TRANSIES DE GRUPO: CONECTAM UM GRUPO DE ESTADO DE UM
COMPORTAMENTO OU SUBCOMPORTAMENTO A OUTRO GRUPO DE ESTADOS DE UM
COMPORTAMENTO OU SUBCOMPORTAMENTO EXEMPLO: e4, e5
TRANSIES HIERARQUICAS: TRANSIES SIMPLES OU DE GRUPO QUE CONECTAM
ESTADOS COM HIERARQUIAS DIFERENTES EXEMPLO: e6, e7

3. CONSTRUO DE PROGRAMAO ALGUNS SISTEMAS SO

MELHOR DESSCRITOS ATRAVS DE ALGORTMOS SEQUENCIAIS.
CONSTRUO DE PROGRAMAO PERMITE AO PROJETISTA
EXPLICITAR UM SEQUENCIAMENTO PARA AS COMPUTAES NO
SISTEMA.
EXEMPLOS:
DECLARAES DE ATRIBUIO
DECLARAO CONDICIONAL (IF, CASE )
DECLARAO DE INTERAAO (WHILE, FOR, LOOP )
SUBROTINAS ( PROCEDURES, FUNCTIONS)

4. CONCLUSO COMPORTAMENTAL - REFER-SE HABILIDADE
DE UM COMPORTAMENTO OU PROCESSO INDICAR QUE ELE FOI
FINALIZADO E HABILIDADE DE OUTROS COMPORTAMENTOS
DETECTAR ESTA CONCLUSO.
MQUINAS DE ESTADO: OCORRE QUANDO O ESTADO DESIGNADO
COMO LTIMO ATINGIDO.
CONSTRUO DE PROGRAMAO: OCORRE QUANDO A LTIMA
DECLARAO EXECUTADA.
MQUINA DE ESTADO-PROGRAMA: OCORRE PELA INDICAO DE
UM PEQUENO QUADRADO.
VANTAGENS: PERMITE QUE CADA COMPORTAMENTO OU PROCESSO
SEJA VISTO COMO MDULO COMPLETO, FACILITANDO PROJETOS
HIERRQUICOS

5. COMUNICAO: ALGUNS SISTEMAS CONSISTEM DE PROCESSOS

OU COMPORTAMENTOS CONCORRENTES QUE NECESSITAM SE
COMUNICAR ENTRE SI.
TIPOS DE COMUNICAO:
MEMRIA COMPARTILHADA: CADA PROCESSO EMISSOR ESCREVE
EM UM MEIO COMPARTILHADO, COMO MEMRIA, VARIVEL
GLOBAL OU PORTA, QUE PODE SER LIDOPOR TODOS OS PROCESSOS
RECEPTORES
ESTE MODELO DE MEMRIA COMPARTILHADA TAMBM IMCLUI UM
MECANISMO DE TRANSMISSO QUE GARANTE QUE ALGUM VALOR
OU EVENTO GERADO POR UM PROCESSO SER IMEDIATAMENTE
SENTIDO POR TODOS OS OUTROS PROCESSOS.

PASSAGEM DE MENSAGEM: A
Memria compartilhada
M TRANSFERNCIA DE DADOS ENTRE OS
PROCESSOS REALIZADA ATRAVS DE
Processo P Processo Q
UM MEIO ABSTRATO CHAMADO DE
begin begin CANAL.
------ ------
O CANAL UMA ENTIDADE VIRTUAL
M:=x; Y:=M;
SEM DETALHES DE IMPLEMENTAO.
------- -------
end; end; NA FASE DE IMPLEMENTAO, O
CANAL PODE SER IMPLEMENTADO NA
FORMA DE UM BARRAMENTO
CONSISTINDO DE UM CONJUNTO DE
Processo P Processo Q
FIOS E DE UM PROTOCOLO PARA
Send(x) receive(x)
SEQUENCIAR A TRANSFERNCIA DE
DADOS ENTRE OS FIOS.

TIPOS DE PASSAGEM DE MENSAGEM:

COM BLOQUEIO: FORA A SINCRONIZAO ENTRE DOIS
PROCESSOS.
O PROCESSO TRANSMISSOR BLOQUEIA A SI PRPRIO AT QUE O
PROCESSO RECEPTOR ESTEJA PRONTO PARA RECEBER OS DADOS.
VANTAGENS: NO REQUER MEIO DE ARMAZENAGEM EXTERNO
PARA IMPLEMENTAR A COMUNICAO
DESVANTAGEM: DETERIORAA DA PERFORMANCE
SEM BLOQUEIO: OS PROCESSOS NO NECESSITAM ESTAR
SINCRONIZADOS.
VANTAGEM: MELHOR PERFORMANCE
DESVANTAGENS: NECESSITA MEIO DE ARMAZENAGEM EXTERNO

6. SINCRONIZAO: EM SISTEMAS CONSTITUDOS DE DIVERSOS

PROCESSOS CONCORRENTES, CADA PROCESSO GERA DADOS QUE
PODEM SER LIDOS OU EVENTOS QUE INFLUENCIAM OUTROS
PROCESSOS.
PODE SER NECESSRIO SINCRONIZAR OS PROCESSOS, OU SEJA,
UM PROCESSO SER SUSPENSO AT QUE OUTRO PROCESSO ATINJA
CERTO PONTO EM SUA EXECUO.
TIPOS:
6.1 DEPENDENTE DE CONTROLE: A ESTRUTURA DE CONTROLE DO
COMPORTAMENTO OU PROCESSO CONTROLA A SINCRONIZAO
6.1.1 DECLARAO FORK JOIN
6.1.2 INICALIZAO

Comportamento X Q
O PROCESSO R S
Begin
Q();
EXECUTADO DEPOIS
Fork A(); B(); C(); join A B C QUE OS TRS SUB
R(); PROCESSOS
End comportamento X; A, B, C SO
FINALIZADOS
R PONTO DE
AB SINCRONIZAO
A B O EVENTO e2 CAUSA A INICIALIZAO
A1 B1 DO SISTEMA LEVANDO OS ESTADOS
CONCORRENTES A E B SUA
CONDIO INICIAL. O EVENTO e1, QUE
A2 B2 CAUSA A TRANSIO DO ESTADO A DE
e1 SEU SUBESTADO A1 PARA O SEU
SUBESTADO A2, INICIALIZA O ESTADO B
e2 PARA O SEU SUBSESTADO B1

6.2 DEPENDENTE DE DADOS: O SISTEMA SINCRONIZADO

POR UM DOS MTODOS DE COMUNICAO: MEMRIA
COMPARTILHADA OU PASSAGEM DE MENSAGEM.
6.2.1 MEMORIA COMPARTILHADA: O PROCESSO SUSPENSO
AT QUE OUTRO PROCESSO TENHA ATUALIZADO A
MEMRIA COMPARTILHADA COM UM APROPRIADO VALOR.
A MEMRIA COMPARTILHADA PODE REPRESENTAR UM
EVENTO, O VALOR DE UM DADO OU OUTRO PROCESSO NO
SISTEMA.
6.2.1.1 SINCRONIZAO POR EVENTO COMUM UM
PROCESSO ESPERA A OCORRNCIA DE UM DETERMINADO
EVENTO, QUE PODE SER GERADO EXTERNAMENTE POR
OUTRO PROCESSO.
6.2.1.2 SINCRONIZAO POR VARIVEL COMUM

6.2.1.3 SINCRONIZAO POR DETECO DE STATUS: UM
PROCESSO CHECA O STATUS DE OUTRO PROCESSO ANTES DE
ENTRAR EM EXECUO..
AB
A B
AB
A1
A X=0
B
B
e 1 (x =1)
A1 B 6.2.1.2
e1 A2
e X=1 B
2
A2 B
2
A B
6.2.1.1 A1 B
AB
e 1
A2 entrou 6.2.1.13
A2 B
2

TIPOS
VERILOG CARACTERSTICAS: HIERARQUIA ESTRUTURAL, HIERARQUIA
COMPORTAMENTAL, COMUNICAO, SINCRONIZAO
HARDWARE C: CARACTERSTICAS: HIERARQUIA ESTRUTURAL,
CONCORRNCIA, COMUNICAO, SINCRONIZAO
no suporta especificao comportamental de dataflow, transies de estado ou excees
CSP: CARACTERSTICAS: HIERARQUIA COMPORTAMENTAL, COMUNICAO
E SINCRONIZAO.
NO PERMITE ESPECIFICAO ATRAVS DE TRANSIO DE ESTADO,
TEMPORIZAO, DE ESTRUTURA E DATAFLOW
STATECHART: CARACTERSTICAS: HIERARQUIA, CONCORRNCIA,
SINCRONIZAO,
NO SUPORTA CONSTRUTORES DE PROGRAMAO E NO TEM

CONSTRUTORES PARA ESPECIFICAR ESTRUTURA, FINALIZAO
COMPORTAMENTAL OU DATA FLOW

TIPOS
SDL CARACTERSTICAS: HIERARQUIA, COMUNICAO,

SINCRONIZAO
NO SUPORTA DESCRIO ATRAVS DE DATAFLOW, CONSTRUTORES

DE PROGRAMAO OU EXCEO

Material Introdutório Prototipacao de Circuitos Digitais

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Material Introdutório Prototipacao de Circuitos Digitais

Transféré par

Droits d'auteur :

Formats disponibles

ZILCIO SALES POLI-UPE

INTRODUO AOS SISTEMAS DIGITAIS

Um sistema analgico apresenta um nmero infinito de

Sinal digital Sinal analgico

INTRODUO AOS SISTEMAS DIGITAIS

Equivalente decimal 107 11

INTRODUO AOS SISTEMAS DIGITAIS

CONVERSOR PROCESSAMENT CONVERSOR

Processamento digital de um sinal de

TENSO CIRCUITO CONVERSOR A/D DECODIFICADO

Processamento digital de uma tenso analgica em um voltmetro digital

INTRODUO AOS SISTEMAS DIGITAIS

Os sistemais digitais se dividem em dois grupos:

NVEIS DE ABSTRAO DE SISTEMAS

Um sistema pode ser descrito em trs modos ou

NVEIS DE ABSTRAO DE SISTEMAS

Xo1 = f1(Xi1, Xi2)

NVEIS DE ABSTRAO DE SISTEMAS

NVEIS DE ABSTRAO DE SISTEMAS

DEFINIO DOS NVEIS

Cada domnio ou representao do sistema pode ser

NVEIS DE ABSTRAO DE SISTEMAS

Portas, flip-flops NVEL DE CIRCUITOEquaes booleanas

Transistores Funes de transferncias

Retngulos, grupos de polgonos

ESTILOS DE PROJETO VLSI

ESTILOS DE PROJETO VLSI

ESTILOS DE PROJETO VLSI

ESTAS CLULAS SO ESPECIFICADAS EM UMA

ESTILOS DE PROJETO VLSI

A ESTRUTURA DE PORTAS NO EST DEFINIDA EM

O PROJETO CONSISTE EM SE DETERMINAR A

ESTILOS DE PROJETO VLSI

UM PLD PROGRAMADO USANDO CHAVES

AO CONTRRIO DOS GATE-ARRAY OS PLD SO

ESTILOS DE PROJETO VLSI

TIPOS BSICO DE PLDS

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA

ESTILOS DE PROJETO VLSI

THE DESIGN WARRIORS GUIDE TO FPGA