UNIVERSIDAD DE LAS FUERZAS ARMADAS - ESPE

DEPARTAMENTO DE ELECTRICA Y ELECTRONICA

PRODUCTO DE UNIDAD N.2

ENUNCIADO

1.- Suponga que hay un nudo de tuberas, 4 de entrada y 4 de salidas. La tubera A aporta
de media 5 litros por minuto, la B 15 litros/minuto, la C 25 litros/minuto y la D 30
litros/minuto. Cuatro sensores, uno por tubera de entrada, indican por qu tubera est
circulando el agua. Las tuberas de salida son SA, SB, SC y SD y pueden recoger 5, 10, 20
y 40 litros por minuto respectivamente. Cada tubera de salida est regulada por una
vlvula que nicamente tiene dos estados: cerrada (un cero lgico) o abierta (un uno
lgico). Teniendo en cuenta que slo puede circular agua en dos tuberas de entrada
simultneamente, activar las vlvulas de las tuberas de salida necesarias para que salga
tanto caudal de agua como entra. Implementar el circuito de control de todas las vlvulas
de las tuberas.

2.- Se tienen dos depsitos de agua de los que se quiere conocer en cada momento el nivel
de agua del que est ms vaco, y la diferencia de nivel respecto al mayor (en valor
absoluto). Para conocer el nivel, cada depsito tiene 7 sensores distribuidos a lo alto del

DISEO VLSI V7.0 (2017) ING. DARWIN ALULEMA MGS.

depsito. Cada sensor dar un '1' lgico si est cubierto de agua, y un '0' lgico si est al
aire. La salida se dar mediante dos displays de 7 segmentos, uno para indicar el nivel del
ms vaco, y otro para indicar la diferencia. Como se tienen 7 sensores para conocer el
nivel, el rango de valores va desde 0 a 7. Se supone que ningn sensor va a fallar, por lo
tanto, si un sensor indica un '1' lgico, todos los sensores que estn debajo de l darn un
'1' lgico (pues el agua los cubrir tambin).

3.- Realizar un circuito que recibe dos nmeros binarios puros (sin signo): A[3,0], B[3,0] e
indica por la salida S si A es mayor que B, dado bajo las siguientes condiciones:
La salida S='1' cuando A>B, en otro caso S='0'.
El bit ms significativo es el bit 3.
Debe obtenerse la funcin mnima mediante mapas de Karnaugh, pero debido a que
el circuito tiene 8 entradas y resulta difcil de hacer el mapa de Karnaugh con
tantas variables, el circuito se implementar en dos mdulos.
Primero se deber realizar un circuito que compare los dos bits menos
significativos de A y B, y devuelva '1' si el nmero (A1A0) es mayor que el nmero
(B1B0). Esta salida (N) ser la entrada del segundo comparador.
Despus de haber hecho el primer comparador (de 4 entradas) se realizar el
segundo comparador (de 5 entradas). Este comparador recibe los dos bits ms
significativos de A y B, y la seal N que indica si (A1A0)>(B1B0).
El segundo comparador es muy similar al primero, nicamente cuando (A3A2)=
(B3B2) ser necesario utilizar la seal N.

DISEO VLSI V7.0 (2017) ING. DARWIN ALULEMA MGS.

 Para el mapa de Karnaugh del segundo comparador se recomienda tomar la seal
N como la 5 variable.

4.- El sistema nervioso humano, incluyendo al cerebro, est hecho de billones de clulas
especializadas llamadas neuronas. Cada neurona posee sinapsis (nodos, puntos de
conexin con otras neuronas) que pueden ser de dos tipos: (1) excitatorias e (2)
inhibitorias. Cada neurona tiene una sola terminal de salida, (la cual se denomina axn), y
transmite por ella una seal [1] cuando el nmero de sinapsis excitatorias con entradas
[1], excede al nmero de sinapsis inhibitorias con entrada [1] por al menos el nmero N
(umbral de la neurona).
Determine la funcin de la salida F(A, B, C, D, E) en el axn de la neurona, dadas las
siguientes condiciones:
N=1.

No se presenta nunca el caso en el cual el nmero de unos en las sinapsis de excitacin

es igual al nmero de unos en la sinapsis de inhibicin.

Minimizar F mediante mapas de Karnaugh haciendo uso de las condiciones irrelevantes (o

No-Importa) implementar con compuertas No- Y (o NAND).

A, B, C Sinapsis de excitacin.
A, D, E Sinapsis de inhibicin.

DISEO VLSI V7.0 (2017) ING. DARWIN ALULEMA MGS.

ACTIVIDADES

1. Realice los 4 anteriores enunciados integrados en una sola aplicacin, para lo cual
es necesario el empleo de multiplexores, codificadores o alta impedancia.
2. La implementacin debe ser realizada de forma modular.
3. Implemente en una sola aplicacin todos los enunciados, de tal forma que se pueda
tener la posibilidad de seleccionar cualquiera de ellos.
4. La implementacin de debe realizar con hardware externo a las tarjetas de
desarrollo
5. Realice las tablas de verdad para todos los casos y del proyecto global.
6. Represente los enunciados seleccionados con Diagramas UML de clase.
7. Realice el diagrama esquemtico. NO SE ACEPTA QUE SEA COPIADO DEL
ISE.
8. El nmero de entradas y salidas no debe exceder al nmero mximo de entradas y
salidas que tenga el enunciado, por lo que es necesario reutilizar entradas y salidas
en todos los ejercicios.
9. Realice todos los dems diagramas relacionados al circuito.

DISEO VLSI V7.0 (2017) ING. DARWIN ALULEMA MGS.