Académique Documents
Professionnel Documents
Culture Documents
Belo Horizonte
2017
2
Belo Horizonte
2017
3
LISTA DE FIGURAS
LISTA DE TABELAS
SUMRIO
1. Introduo .............................................................................................................................. 6
2. Metodologia ........................................................................................................................... 7
2.1. Consideraes inicias ........................................................................................................ 7
2.2. Anlise da Proposta ........................................................................................................... 7
3. Desenvolvimento ................................................................................................................... 8
3.1. Apresentao do projeto .................................................................................................... 8
3.2. Regulador de tenso .......................................................................................................... 9
3.3. Multivibrador monoestvel ............................................................................................... 9
3.4. Trigger ............................................................................................................................. 13
3.5. Simulao ........................................................................................................................ 13
3.6. Lista de materiais ............................................................................................................ 13
3.7. Montagem do circuito ..................................................................................................... 14
3.8. Testes............................................................................................................................... 15
4. Concluso............................................................................................................................. 17
REFERENCIAS ................................................................................................................ 18
ANEXOS ........................................................................................................................... 19
6
1. INTRODUO
2. METODOLOGIA
Para simulao do circuito foi utilizado o software Circuit Wizard. O circuito fui
projetado para ter seu funcionamento conforme as especificaes do projeto, considerando uma
tenso de alimentao de 5V. Aps a simulao, o circuito foi impresso e montado em uma
placa, o qual foi testado em laboratrio, conforme rotina de testes determinada previamente
neste relatrio.
A equipe optou por realizar a montagem do circuito impresso montagem em
protoboard, visando evitar falhas de conexo do circuito.
3. DESENVOLVIMENTO
A Figura 3-1 abaixo apresenta o circuito projetado, o qual ser abordado detalhadamente
a seguir.
Figura 3-1 Projeto do circuito
Fonte: os autores
9
Fonte: os autores
Fonte: os autores
quando o boto SW1, apresentado na Figura 3-1, no estiver pressionado. Ao ser pressionado,
a tenso de VT4 passar a ser 0V, o que far com que a sada de IC2 comute para 5V.
O Flip-Flop do projeto, implementado utilizando as portas NOR, implementado no
circuito com os circuitos IC3 e IC4. Considerando como 0 binrio a tenso de 0V a Vcc como
o 1 binrio e 1, 2, 3 e 4 sendo, respectivamente, as tenso de sada de IC1, IC2, IC3
e IC4 temos a seguinte tabela de estados
Pela tabela, quando pressionado o boto SW1, conforme dito anteriormente, a tenso
2 comutar para 5V (1 binrio), fazendo com que o sinal Q assuma o estado 1. Aps esta
mudana de estado, a sada de Q continuar sendo o 1 at que seja aplicado na entrada R (1),
correspondente ao Reset, um sinal correspondente a 1 binrio, o que far com que Q comute
para 0.
Enquanto Q = 1 binrio, temos que Q = 0, fazendo com que a tenso na base de Q1 seja
nula, logo o transistor no ir conduzir. Como Q1 no conduz, o capacitor C1 ir iniciar o
carregamento at atingir a tenso na qual VT1 > VT2, o que far com que o sinal de sada do
amplificador IC1 comute para Vcc, o que faz, conforme a Tabela 3-1, o sinal de Q comute para
0 e que Q1 comute para 1, o que faz com que Q1 conduza novamente descarregando o capacitor
C1.
Desta forma, o tempo de durao do pulso de sada determinado pelo tempo de carga
do capacitor C1, pois assim que este carregado a uma tenso superior a VT2 o sinal de Resset
do flip-flop ser acionado e o sinal de sada de IC3 ser interrompido.
Para o projeto, foi definido que o valor do capacitor C1 de 470 F. Considerando que
= 1 + 5 e que o capacitor estar inicialmente descarregado, temos que a tenso VT1
na sada do capacitor ser dada por:
12
1 = (1 )
(4)
Para que o sinal de sada de IC1 comute para Vcc VT1 ter que ser maior que VT2 e,
conforme especificao do projeto, o tempo de carregamento do capacitor dever ser de 20s.
Sabendo que VT2 igual a 2/3 de Vcc, temos:
2 = (1 )
(5)
2
1 =
(6)
2
3 1 =
(7)
1
=
3
(11)
1
ln(3) =
(12)
1
( ) =
3
(13)
=
1
(3)
(14)
20
=
1
470 106 (3)
(15)
= 38,73
(16)
13
3.4. Trigger
3.5. Simulao
A Figura 3-4 mostra a tenso de sada do circuito em funo do tempo (curva vermelha).
Conforme projetado, aps acionado a chave, a sada do circuito comuta para +5V
(correspondente ao 1 binrio). O capacitor (curva azul) ento carregado at atingir a tenso
da entrada inversora de IC1 (curva verde), cujo valor de 3,32V, fazendo com que o sinal de
sada comute para 0V e com que o capacitor descarregue.
Fonte: Os autores
Fonte: Os autores
3.8. Testes
Fonte: Os autores
Fonte: Os autores
17
Medindo a tenso de sada juntamente com a variao da tenso do capacitor foi obtido
a forma de onda abaixo:
Fonte: Os autores
4. CONCLUSO
REFERENCIAS
NILSON, Janes W.; RIEDEL, Susan A. Circuitos Eltricos. 6. ed. Rio de Janeiro: LTC,
2003
MANO, M. Morris. Digital Design. 3.ed. United States of America: Prentice Hall, 2001.
SEDRA, Adel S; SMITH, Kenneth C. Microeletrnica. 5.ed. So Paulo: Prentice Hall, 2007.
19
ANEXOS