DEPARTAMENTO DE ELCTRICA Y ELECTRNICA

CIRCUITOS DIGITALES

LABORATORIO N.- 2

TEMA: Formas Cannicas Normalizadas y Mapas K.

KEVIN CHASI
DIEGO MERA

Sangolqu, ECUADOR

*MARIA ANTONELLA VALLEJO

 LABORATORIO No. 1.2

Tema:Formas cannicas normalizadas y Mapas K

Objetivo

Disear e implementar un circuito combinacional que represente el

funcionamiento de un conversor de cdigos, a partir de tablas de verdad y
formas cannicas normalizadas, usando mapas K para la simplificacin de
funciones.

1. Disee el circuito correspondiente al siguiente enunciado

Disear un circuito combinacional que genere el cdigo BCD 84-2-1, a partir del
cdigo BCD Natural.

2. Diagrama de bloques y declaracin de variables

Diagrama de bloques

A C.C. E
BCD B F BCD
Natural C G 84-2-1
D CONVERSOR H

C C
Declaracin de variables
D D
BCD Natural

Variable A
1:
={
0:
 Variable B
1:
={
0:

Variable C
1:
={
0:

Variable D
1:
={
0:

3. Tabla de verdad.

8 4 2 1 8- 4- 2- 1
A B C D E F G H
0 0 0 0 0 0 0 0
0 0 0 1 0 1 1 1
0 0 1 0 0 1 1 0
0 0 1 1 0 1 0 1
0 1 0 0 0 1 0 0
0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 0
0 1 1 1 1 0 0 1
1 0 0 0 1 0 0 0
1 0 0 1 1 1 1 1
1 0 1 0 x x x x
1 0 1 1 x x x x
1 1 0 0 x x x x
 1 1 0 1 x x x x
1 1 1 0 x x X x
1 1 1 1 x x x x

Pero como nos dice que es un BCD natural entonces solo puede
generar 0-9 pasado esto nuestra salida seria dada como condicin de no
importancia X

4. Expresiones Lgicas simplificadas

Mapa de Karnaugh de la salida E

Una vez que ponemos los valores de salida en nuestro mapa K

procedemos a simplificar la funcin de salida

= + +

Mapa de Karnaugh de la salida F

= + +

Mapa de Karnaugh de la salida G

Ahora analizamos la salida G podemos darnos cuenta en nuestra tabla
de verdad que esta salida est directamente relacionada con los dos
ltimos bits de nuestra entrada, cuando C=D nuestra salida G esta es 0
y cuando CD la salida es 1
 Entonces nuestra salida G tiene el comportamiento de una compuerta XOR

Mapa de Karnaugh de la salida H

Finalmente nuestra salida H si vemos la tabla de verdad es igual a la

entrada D entonces:
=

5. Diagrama electrnico optimizado

Despus de obtener nuestras salidas simplificadas procedemos a realizar el
diagrama electrnico:
6. Lista de elementos

Circuitos Integrados Cantidad Compuertas usadas

7404 1 (3/6)U1
7408 2 (4/4)U2 (2/4)U4
7432 1 (4/4)U3
7486 1 (1/4)U5
-Cable de timbre (negro/amarillo)
-Dip-Switch (4 posiciones) 4/4 usadas, representando el ingreso desde el
MSB (1) LSB (4)
-4 Diodo led (rojo) representando la salidas.
-4 Resistencia 100 (R1=R2=R3=R4).
-4 resistencias 220 ((R5=R6=R7=R8)
-Multmetro
-Protoboard
7. Conclusiones y recomendaciones

CONCLUSIONES:
Al agrupar ms trminos dentro de un Mapa K la funcin resultante
estar ms simplificada. Y esto es debido al teorema de adyacencia
lgica, que entre dos casillas adyacentes slo vara una de las
variables, de manera que podemos sacar factor comn.

La utilizacin de tablas de verdad facilita el anlisis del problema,

permitindonos visualizar las distintas combinaciones de entradas, as
como los valores que tomar la funcin en cada una de ellas, de
acuerdo al problema planteado.

RECOMENDACIONES:
Simplificar utilizando el mtodo de Karnaugh, el cual aplicado
correctamente se conseguir obtener la funcin ms simplificada
posible; para utilizar menos compuertas lgicas en el montaje del
circuito y as reducir el diseo del circuito y el costo del mismo.

Identificar la cantidad de ceros y unos en las salidas de la tabla de

verdad y dependiendo de ello, formar los grupos de ceros o de unos
dentro de mapa de Karnaugh con lo cual facilitamos el proceso de
obtencin y simplificacin de la funcin final.

Bibliografa

Datasheet compuertas 74XX : http://www.skot9000.com/ttl/

Thomas L. Floy, Fundamentos de sistemas digitales, novena edicin
Baena C., Bellido M., Molina A., Pilar M. y Valencia M., Problemas de
Circuitos y Sistemas Digitales. Madrid, Espaa: McGraw-Hill.
Rrecuperado de: http://www.diselc.es/diselc/utilidades/4017.htm