Académique Documents
Professionnel Documents
Culture Documents
Facultad de Ingeniera
CAPITULO 9
CONVERSORES AD y DA
INTRODUCCIN
Implementar una interfaz es el proceso de hacer que dos o ms dispositivos o sistemas sean
operacionalmente compatibles entre s, de modo que puedan trabajar juntos del modo que se
requiera.
Muchas magnitudes son de naturaleza analgica, es decir, son magnitudes continuas. Las
magnitudes fsicas tales como temperatura, presin, tiempo y velocidad son ejemplos de
magnitudes analgicas. En este captulo se introducen los mtodos de conversin de cdigos
digitales a magnitudes analgicas. Esto se denomina conversin digital-analgica (conversin
D/A). Tambin se cubren mtodos para llevar a cabo la conversin de magnitudes analgicas en
cdigos digitales. Esto se denomina conversin analgico-digital (conversin A/D).
JGL
Universidad de Santiago de Chile 2
Facultad de Ingeniera
JGL
Universidad de Santiago de Chile 3
Facultad de Ingeniera
En el caso de una representacin digital de la tensin empleando un cdigo binario de 4 bits, slo
se pueden definir diecisis valores. Para representar ms valores entre 0 y + 15 deben utilizarse
ms bits en el cdigo digital. Por tanto, una magnitud analgica se puede representar con un
cierto grado de precisin utilizando un cdigo digital, que representa valores discretos
especficos dentro del rango. En la Figura 13.1 se ilustra este concepto, donde la funcin
analgica mostrada es una curva que vara suavemente tomando valores entre 0 y +15 V. Si se
usa un cdigo de 4 bits para representar esta curva, cada nmero binario representa un punto
discreto de la curva.
La tensin representada sobre la curva de la Figura 13.1 se mide o muestrea en cada uno de los
treinta y cinco intervalos iguales. La tensin en cada uno de estos intervalos se representa
mediante un cdigo de 4 bits, tal y como se indica. En esta situacin, se tiene una serie de
nmeros binarios que representan distintos valores de tensin a lo largo de la curva analgica.
sta es la idea fundamental de la conversin analgico-digital (A/D).
Se puede reconstruir una aproximacin de la funcin analgica de la Figura 13.1 por medio de la
secuencia de nmeros digitales que se ha generado. Obviamente, habr algunos errores en esta
reconstruccin, ya que slo se representan ciertos valores (en este ejemplo, treinta y seis) y no el
conjunto de valores continuos. Si todos los valores digitales de los treinta y seis puntos se llevan
a la grfica de la Figura 13.2, se obtiene la funcin reconstruida. Como puede verse, la grfica
slo se aproxima a la curva original, dado que los valores entre los puntos se desconocen. Se
puede aumentar la precisin muestreando ms frecuentemente la curva y aumentando el nmero
de bits utilizados para representar el valor de cada muestra.
Ejemplos de aplicacin
Para realizar la interfaz entre los mundos analgico y digital se requieren dos procesos bsicos
que son: la conversin analgico-digital (A/D) y la conversin digital-analgica (D/A). Los
siguientes tres ejemplos de sistemas ilustran las aplicaciones de estos procesos de conversin.
La lgica de control compara este nmero binario con un nmero binario que representa la
temperatura deseada (es decir, 00010110 para 22C). Este valor deseado se ha introducido
previamente a travs del teclado numrico y se ha almacenado en un registro. La comparacin
indica que la temperatura real de la habitacin es menor que la temperatura deseada. Como
resultado de ello, la lgica de control manda al circuito de control de la unidad encender el
calefactor. Mientras funciona el calefactor, la lgica de control contina supervisando la
JGL
Universidad de Santiago de Chile 4
Facultad de Ingeniera
temperatura real por medio del ADC. Cuando la temperatura real iguala o excede a la
temperatura deseada, la lgica de control apaga el calefactor. Ambas temperaturas, real y
deseada, se visualizan en un display.
JGL
Universidad de Santiago de Chile 5
Facultad de Ingeniera
Por supuesto, una seal de audio es una magnitud analgica. En el modo de grabacin, el sonido
se capta, se amplifica y se convierte a formato digital mediante el ADC. Los cdigos digitales
que representan la seal de audio se procesan y registran en la cinta.
La conversin D/A es una parte muy importante en muchos sistemas. En esta seccin,
examinaremos la teora de funcionamiento de dos tipos bsicos de convertidores digital-
analgicos (DAC) y se aprendern sus caractersticas de funcionamiento.
El amplificador operacional
Antes de abordar los convertidores digital-analgicos (DAC), veremos brevemente un elemento
muy comn en la mayora de los DAC y de los convertidores analgicodigitales (ADC). Este
elemento es el amplificador operacional (AO).
JGL
Universidad de Santiago de Chile 6
Facultad de Ingeniera
Vout Rf
(13.1)
Vin Ri
Cuando el AO se utiliza como comparador se aplican dos tensiones a las entradas, como se
muestra en la Figura 13.6(c). Cuando estas tensiones de entrada difieren en una pequea
cantidad, el AO pasa a uno de sus dos estados de salida saturados, nivel ALTO o BAJO,
dependiendo de qu tensin sea mayor.
Existe un mtodo de conversin D/A que utiliza una red resistiva en la que los valores de las
resistencias representan los pesos binarios de los bits de entrada del cdigo digital. La Figura
13.7 muestra un DAC de 4 bits de este tipo. Por cada una de las resistencias de entrada puede
circular o no corriente, dependiendo del nivel de tensin de entrada. Si la tensin de entrada es
cero (0 binario), la corriente tambin es cero. Si la tensin de entrada es un nivel ALTO (1
binario), la cantidad de corriente depende del valor de la resistencia de entrada y es diferente
para cada una de las resistencias, como se indica en la figura.
JGL
Universidad de Santiago de Chile 7
Facultad de Ingeniera
Puesto que, prcticamente, no circula corriente por la entrada inversora (-) del AO, la suma de
todas las corrientes de entrada pasa a travs de Rf . Como la entrada inversora est a 0 V (tierra
virtual), la cada en Rf es igual a la tensin de salida, es decir, Vout = If Rf .
Los valores de las resistencias de entrada se seleccionan de modo que sean inversamente
proporcionales a los pesos binarios de los correspondientes bits de entrada. La resistencia de
menor valor (R) corresponde a la entrada ponderada ms alta (23). Las restantes resistencias son
mltiplos de R (2R, 4R y 8R) y corresponden a los pesos binarios 22, 21 y 20, respectivamente.
Las corrientes de entrada tambin son proporcionales a los pesos binarios. Luego la tensin de
salida es proporcional a la suma de los pesos binarios, ya que es la suma de las corrientes de
entrada por Rf.
Una de las desventajas de este tipo de DAC es el nmero de resistencias diferentes que utiliza.
Por ejemplo, un convertidor de 8 bits requiere ocho resistencias en el rango que va desde R hasta
128R, en pasos ponderados. Este rango de resistencias requiere tolerancias de 1 entre 255 (menor
del 0,5%) para convertir la entrada con precisin, lo que hace muy difcil fabricar este tipo de
DAC en grandes cantidades,
EJEMPLO 13.1
Determinar la salida del DAC de la Figura 13.8(a), si se aplican a las entradas las formas de onda
(que representan una secuencia de nmeros de 4 bits) de la Figura 13.8(b). La entrada D0 es el bit
menos significativo (LSB).
Solucin. En primer lugar, se determina la corriente por cada una de las entradas ponderadas.
Como la entrada inversora (-) del AO est a 0 V (tierra virtual) y un 1 binario corresponde a +5
V, la corriente que circula por cualquier resistencia de entrada es 5 V dividido por el valor de la
resistencia:
JGL
Universidad de Santiago de Chile 8
Facultad de Ingeniera
5V
I0 0 ,025mA
200k
5V
I1 0 ,05mA
100k
5V
I2 0 ,1mA
50 k
50V
I3 0 ,2 mA
25k
Por la entrada inversora del AO casi no circula corriente, debido a su muy alta impedancia.
Por tanto, suponemos que toda la corriente atraviesa la resistencia de realimentacin Rf. Como un
extremo de Rf est a 0 V (tierra virtual), la cada en Rf es igual a la tensin de salida, que es
negativa con respecto a la tierra virtual.
Vout ( D0 ) ( 10k )( 0 ,025mA ) 0 ,25V
Vout ( D1 ) ( 10k )( 0 ,05mA ) 0 ,5V
Vout ( D 2 ) ( 10k )( 0 ,1mA ) 1V
Vout ( D 3 ) ( 10k )( 0 ,2mA ) 2V
En la Figura 13.8(b), el primer cdigo de entrada binario es 0000, que produce una tensin de
salida de 0 V. El siguiente cdigo de entrada es 0001, que da lugar a una tensin de salida de -
0,25 V. El siguiente cdigo es 0010, que produce una tensin de salida de -0,5 V. El siguiente
cdigo es 0011, que da lugar a una tensin de salida de -0,25V + -0,5 V = -0,75V. Cada sucesivo
cdigo binario aumenta la tensin de salida en -0,25 V, por lo que, para esta secuencia binaria
particular en las entradas, la salida es una forma de onda en escalera que va desde 0 V a -3,75 V,
a escalones de -0,25 V. Esto se muestra en la Figura 13.9.
JGL
Universidad de Santiago de Chile 9
Facultad de Ingeniera
Otro mtodo para realizar la conversin D/A es utilizar la red escalonada R/2R, como muestra la
Figura 13.10 para el caso de cuatro bits. Este mtodo resuelve uno de los problemas del DAC
con ponderacin binaria, ya que slo requiere dos valores de resistencia.
Comencemos asumiendo que la entrada D3 est a nivel ALTO (+5 V) y las dems a nivel BAJO
(tierra, 0V). Esta condicin representa el nmero binario 1000. Un anlisis del circuito
demostrara que este circuito es equivalente al mostrado en la Figura 13.11(a). A travs de la
resistencia equivalente 2R prcticamente no circula corriente, ya que la entrada inversora est a
tierra virtual. Luego toda la corriente (I = 5 V/2R)que circula a travs de R7 pasa tambin por Rf y
la tensin de salida es -5 V. El amplificador operacional mantiene la entrada inversora (-) a casi
cero voltios ( 0 V) debido a la realimentacin negativa. Por tanto, toda la corriente pasa a travs
de Rf en lugar de por la entrada inversora.
La Figura 13.11 (b) muestra el circuito equivalente cuando la entrada D2 est a +5 V y las dems
estn a tierra. Esta condicin representa 0100. Si se aplica el equivalente de Thevenin mirando
desde R8, se obtienen 2,5 Ven serie con R, como se indica. Esto da lugar a una corriente a travs
de Rf de I = 2,5V/2R, lo que determina una tensin de salida de -2,5 V. No olvidemos que no
circula corriente por la entrada inversora ni por la resistencia equivalente conectada a tierra, ya
que caen 0 V en ella debido a la tierra virtual.
La Figura 13.11(c) muestra el circuito equivalente cuando la entrada D1 est a + 5 V y las dems
estn a tierra. Esta condicin representa el cdigo 0010. De nuevo, aplicando el teorema de
Thevenin al circuito a la izquierda de R8, se obtienen 1,25 V en serie con R, como se indica. Esto
da lugar a una corriente a travs de Rf de I = 1,25V/2R, lo que genera una tensin de salida de -
1,25 V.
En la parte (d) de la Figura 3.11 se representa el circuito equivalente para el caso en que D0 est
a + 5 V y las dems entradas estn a tierra. Esta condicin representa el cdigo 0001. Aplicando
el teorema de Thevenin desde R8, se obtienen 0,625 Ven serie con R, como se indica. Esto da
lugar a una corriente a travs de Rf de I = 0,625V/2R, lo que genera una tensin de salida de -
0,625 V.
Obsrvese que cada entrada de menor peso sucesiva produce una tensin de salida que es la
mitad de la anterior, por lo que la tensin de salida es proporcional al peso binario de los bits de
entrada.
JGL
Universidad de Santiago de Chile 10
Facultad de Ingeniera
JGL
Universidad de Santiago de Chile 11
Facultad de Ingeniera
-Precisin. La precisin es una comparacin entre la salida real de un DAC y la salida esperada.
Se expresa como un porcentaje de la tensin de salida a fondo de escala o mxima. Por ejemplo,
si la salida a fondo de escala de un convertidor es 10 V y la precisin es 0,1 %, entonces el
error mximo para cualquier tensin de salida es (10 V) (0,001) = 10mV. Idealmente, la
precisin debera ser, como mucho, 1/2 del bit menos significativo. Para un convertidor de 8
bits, el bit menos significativo es el 0,39% del valor a fondo de escala. La precisin debera ser
aproximadamente del 0,2%.
-Linealidad. Un error lineal es una desviacin de la salida ideal (una lnea recta) del DAC. Un
caso especial es el error de offset, que es la tensin de salida cuando los bits de entrada son todos
cero.
EJEMPLO 13.2
Determinar la resolucin de los siguientes dispositivos DAC, expresada en porcentaje
Solucin
(a) Para el convertidor de 8 bits,
1 1
8
100 100 0 ,392%
2 1 255
(b) Para el convertidor de 12 bits,
1 1
12
100 100 0 ,0244%
2 1 4095
JGL
Universidad de Santiago de Chile 12
Facultad de Ingeniera
El mtodo flash utiliza comparadores que comparan una serie de tensiones de referencia con la
tensin de entrada analgica. Cuando la tensin analgica sobrepasa a la tensin de referencia de
un comparador determinado, se genera un nivel ALTO. La Figura 13.14 presenta un convertidor
de 3 bits que utiliza siete circuitos comparadores; no se necesita comparador para el caso de que
todas las comparaciones sean cero. En general, se requieren 2 n-1 comparadores para la
conversin a un cdigo binario de n bits. Una de las desventajas del ADC flash es el gran
nmero de comparadores necesarios para un nmero binario de tamao razonable. Su principal
ventaja es que tiene un tiempo de conversin rpido.
JGL
Universidad de Santiago de Chile 14
Facultad de Ingeniera
El mtodo de rampa en escalera para la conversin A/D se conoce tambin como mtodo de
rampa digital o mtodo contador. Se emplea un DAC y un contador binario para generar el valor
digital correspondiente a una entrada analgica. La Figura 13.17 presenta un diagrama de este
tipo de convertidor.
Suponemos que el contador se inicializa en el estado RESET y la salida del DAC es cero. A
continuacin, suponemos que se aplica una tensin analgica a la entrada. Cuando se sobrepasa
la tensin de referencia (salida del DAC), el comparador conmuta su salida a nivel ALTO y
activa la puerta AND. Los impulsos de reloj hacen que el contador avance a travs de sus estados
binarios, produciendo una tensin de referencia en escalera a partir del DAC. El contador
contina pasando de un estado al siguiente, dando lugar sucesivamente a escalones ms altos en
la tensin de referencia. Cuando la tensin de referencia en escalera alcanza la tensin de entrada
analgica, la salida del comparador pasa a nivel BAJO y la puerta AND se desactiva, lo que hace
que cesen los impulsos de reloj y el contador se pare. El estado binario del contador en este
momento es igual al nmero de escalones de la tensin de referencia necesarios para hacer que
dicha tensin de referencia sea igual o mayor que la entrada analgica. Por supuesto, este
nmero binario representa el valor de la entrada analgica. La lgica de control carga la cuenta
binaria en los latches y pone a cero el contador, inicindose despus otra secuencia de cuenta
para muestrear el valor de entrada.
El mtodo de rampa en escalera es ms lento que el mtodo flash porque, en el caso peor de
entrada mxima, el contador debe pasar a travs del nmero mximo de estados antes de realizar
la conversin. Para una conversin de 8 bits, esto significa un mximo de 256 estados. La Figura
13.18 ilustra una secuencia de conversin con 4 bits. Obsrvese que, para cada muestra, el
contador debe contar desde cero hasta el escaln en el que la tensin de referencia alcanza a la
JGL
Universidad de Santiago de Chile 15
Facultad de Ingeniera
Mientras que la tensin de referencia de salida es menor que la entrada analgica, la salida
del comparador permanece a nivel ALTO, poniendo el contador en modo ascendente (UP), lo
que da lugar a una secuencia ascendente de cuenta binaria. Esto hace que la tensin de salida en
escalera del DAC se incremente hasta que la rampa alcance el valor de la tensin de entrada.
JGL
Universidad de Santiago de Chile 16
Facultad de Ingeniera
Cuando la entrada es constante, el contador desciende una vez cuando se alcanza la tensin
de entrada. Ahora, la salida de referencia es menor que la entrada analgica, y la salida del
comparador se pone a nivel ALTO, haciendo que el contador pase a modo ascendente. Tan
pronto como el contador asciende al estado correspondiente, la tensin de referencia se hace
mayor que la entrada, conmutando el comparador a nivel BAJO. Esto hace que el contador se
decremente una unidad. Esta accin de avance-retroceso contina mientras la entrada analgica
sea un valor constante, lo que origina una oscilacin de salida entre dos estados binarios. sta es
la desventaja de este tipo de convertidor.
La Figura 13.20 ilustra la accin de seguimiento de este tipo de ADC para una conversin
de 4 bits.
JGL
Universidad de Santiago de Chile 17
Facultad de Ingeniera
Supongamos que la pendiente de la rampa es 1 V/ms. La entrada aumentar hasta que sea
igual a la entrada analgica; en dicho momento la rampa se pone a cero y la cuenta binaria o
BCD se almacena en los latches mediante la lgica de control. Supongamos que la entrada
analgica es 2 V cuando se produce la igualdad de ambas seales. Esto significa que la rampa
tambin es 2 V y que han transcurrido 2 ms. Puesto que la salida del comparador durante 2 ms ha
estado a nivel ALTO, se ha permitido el paso de 200 impulsos de reloj a travs de la puerta del
contador (suponemos que la frecuencia de reloj es 100 kHz). Cuando se realiza la comparacin,
el contador est en el estado binario que representa el decimal 200. Aplicando la decodificacin
y escalado adecuados, este nmero binario se puede presentar en un display como 2,00 V. Este
concepto bsico es el que utilizan algunos voltmetros digitales.
El funcionamiento del ADC de doble pendiente es similar al de pendiente simple, excepto en que
se utiliza una rampa de pendiente variable y otra de pendiente fija. Este tipo de convertidor se
utiliza comnmente en voltmetros digitales y otros tipos de instrumentos de medida.
JGL
Universidad de Santiago de Chile 18
Facultad de Ingeniera
JGL
Universidad de Santiago de Chile 19
Facultad de Ingeniera
analgica.
Para comprender mejor el funcionamiento del ADC por aproximaciones sucesivas, vamos a
realizar un ejemplo especfico de una conversin de 4 bits. La Figura 13.25 ilustra la conversin
paso a paso de una tensin analgica de entrada constante (en este caso, 5,1 V). Suponemos que
el DAC tiene las siguientes caractersticas de salida: V out = 8 V para el bit 23 (MSB), Vout = 4 V
para el bit 22, Vout = 2 V para el bit 21 y Vout = 1 V para el bit 20 (LSB).
La Figura 13.25(a) muestra el primer paso del ciclo de conversin con el MSB = 1. La
salida del DAC es 8 V. Puesto que es mayor que la entrada analgica de 5,1 V, la salida del
comparador est a nivel BAJO, lo que hace que el MSB del SAR se ponga a O.
JGL
Universidad de Santiago de Chile 21
Facultad de Ingeniera
La Figura 13.25(b) muestra el segundo paso del ciclo de conversin, con el bit 2 2 igual a 1.
La salida del DAC es 4 V. Puesto que es menor que la entrada analgica de 5,1 V, la salida del
comparador conmuta a nivel ALTO, lo que hace que este bit se mantenga en el SAR.
La Figura l3.25(c) muestra el tercer paso del ciclo de conversin, con el bit 2 1 igual a l. La
salida del DAC es 6 V, ya que los bits de entrada 2 2 y 21 estn a 1; 4 V + 2 V = 6 V. Puesto que
es mayor que la entrada analgica de 5,1 V, la salida del comparador conmuta a nivel BAJO, lo
que hace que este bit se ponga a cero.
La Figura 13.25(d) muestra el cuarto y ltimo paso del ciclo de conversin, con el bit 2
igual a 1. La salida del DAC es 5 V, ya que los bits de entrada 22 y 2 estn a 1;4V+1V=5v.
Se han probado los cuatro bits, y el ciclo de conversin ha sido completado. En este
momento, el cdigo binario almacenado en el registro es 0101, que es aproximadamente el valor
binario de la entrada analgica de 5,1 V. Ms bits producirn un resultado an ms preciso. A
continuacin, se inicia un nuevo ciclo de conversin y el proceso se repite. El SAR se borra al
comienzo de cada nuevo ciclo.
comparaciones (sesenta y cuatro periodos de reloj), un cdigo binario de 8 bits se transfiere a los
latches de salida y la salida de interrupcin ( INTR ) pasa a nivel BAJO. El dispositivo puede
funcionar en modo de conversin libre (free-running), conectando la salida INTR a la entrada de
escritura ( WR ) y manteniendo la entrada de inicio de conversin, CS , a nivel BAJO. Para
garantizar una adecuada inicializacin bajo todas las posibles condiciones, se requiere un nivel
BAJO en la entrada WR durante el ciclo de conexin de la alimentacin. A partir de ah, si se
pone CS a nivel bajo en cualquier instante, se interrumpir el proceso de conversin.
Las pruebas bsicas de los convertidores DAC y ADC incluyen la comprobacin de sus
caractersticas de funcionamiento, tales como monotonicidad, offset, linealidad y ganancia, as
JGL
Universidad de Santiago de Chile 23
Facultad de Ingeniera
La salida ideal es, como se indica, una escalera recta. Cuanto mayor es el nmero de bits del
cdigo binario, mejor es la resolucin. Es decir, cuantos ms escalones discretos hay, ms se
aproxima la salida a una rampa lineal.
JGL
Universidad de Santiago de Chile 24
Facultad de Ingeniera
Baja y alta ganancia. En la Figura 13.28(c) se ilustran los errores de alta y baja ganancia. En el
caso de baja ganancia, todas las amplitudes de los escalones son menores que la ideal. En el caso
de alta ganancia, todas las amplitudes de los escalones son mayores que la ideal. Esta situacin
puede deberse a un fallo de la resistencia de realimentacin en el circuito del amplificador
operacional.
Error de offset. En la Figura 13.28(d) se ilustra el error de offset. Obsrvese que, cuando la
entrada binaria es 0000, la tensin de salida no es cero, y este valor de offset es el mismo para
todos los escalones de la conversin. En esta situacin, un fallo del amplificador operacional
puede ser el culpable.
En la Figura 13.30 se muestra un mtodo para probar los convertidores ADC. Se utiliza un DAC
como parte del equipo de pruebas, para convertir la salida del ADC de nuevo a formato
analgico, con el fin de comparada con la seal de entrada de prueba.
A la entrada del ADC se aplica una entrada de prueba en forma de rampa lineal. La secuencia
binaria de salida resultante se aplica entonces al DAC y se convierte en una rampa escalonada.
Las rampas de entrada y salida se comparan, en busca de cualquier desviacin.
Cdigo ausente. La salida en escalera de la Figura 13.31(a) indica que el cdigo 1001 no aparece
en la salida del ADC. Obsrvese que el valor 1000 permanece durante dos intervalos y que la
salida salta al valor 1010.
JGL
Universidad de Santiago de Chile 25
Facultad de Ingeniera
En el convertidor flash, por ejemplo, un fallo en un comparador puede ser la causa del error
de omisin de cdigo
Cdigos incorrectos. La salida en escalera de la Figura 13.31 (b) indica que varias de las
palabras en cdigo binario que salen del ADC son incorrectas. Un anlisis indica que, en este
caso concreto, la lnea del bit 21 permanece en estado BAJO (0).
JGL