1

Laboratorio Electrnica I: Transistores De Efecto De

Campo
Diego Fernando Vargas Sosa 20142007087
Diego.v_0211@hotmail.com

INTRODUCCION DETERMINACIN DE LAS

CARACTERSTICAS DE ENTRADA (IDSS,
Los transistores de efecto de campo Se tratan de
VGS (OFF))
transistores unipolares, es decir, que solo trabajan con
un tipo de portadores, al contrario de los transistores
Para determinar la Idss, arme el circuito de
estudiados hasta ahora, los cuales trabajaban con
la fig. 1, y coloque una resistencia Rd que
dos tipos de portadores, electrones y huecos. Estos
garantice estar en la zona de saturacin
transistores se le llaman de efecto de campo porque el
control de la corriente se ejerce mediante la influencia (Vds>|Vgs(off)|).
de un campo elctrico exterior.

Estos transistores son de dos tipos:- FET o JFET

(Junction Field Effect Transistor).

MOST O MOSFET Oxide Semiconductor Transistor

o Insulated Gate Field Effect Transistor).

I. OBJETIVOS
El prctico tiene como objetivo presentar al alumno
un nuevo dispositivo, familiarizarlo con sus
caractersticas y resaltar sus ventajas y desventajas
frente a los transistores bipolares.
Simulacin
Estudiar en forma experimental el transistor de
efecto de campo (FET), su funcionamiento,
configuraciones y limitaciones.

II. ELEMENTOS

Transistor
1 capacitor 2N 5457
Resistencias varias segn lo calculado

III. DESARROLLO
 2

Clculos Clculos

Aplicamos la siguiente frmula para encontrar Vgs

Aplicamos las LKV a la malla para determinar Idss
dando como resultado

1,1 K I1 + 768,77 I1= 9v

VGS= (8.85 mA ) (1,1 K I1)
1.868 K I1=9v
9 VGS=9.734 v
Idss=1.868 K

Idss=4.806 mA
CIRCUITO AUTOPOLARIZADO POR
Para determinar Vgs(off), arme el circuito FUENTE
de la fig. 2 y vare Vgs hasta obtener Id = 0.
1.1. Disee un amplificador autopolarizado por
fuente como el que se aprecia en la fig. 3. Las
especificaciones son las siguientes:

- Tensin de alimentacin Vdd = 15 Volts.

- Idq = 0.75 [mA]

- Vdsq = 6 [V]

Simulaciones

1.2. Construya el circuito utilizando resistencias de

valores comerciales y recalcule el punto de
polarizacin. Luego mida experimentalmente los
valores del punto de reposo.

1.3. Mida las variaciones de Id y Vds al variar Vcc

en 20%.
 3

1.4. Mida las variaciones de Id y Vds al variar la

temperatura de operacin del circuito. (Se calienta la
capsula del transistor con el soldador y luego se
efectan las medidas). Ponga atencin en no daar
la punta del osciloscopio con el soldador.

1.5. Observe la variacin de Idq y Vdsq al sustituir

el transistor por otro del mismo tipo. (Para observar
efectivamente las ventajas se elegirn dos
transistores de efecto de campo cuyas curvas sean lo
mas dispares posible (eventualmente se
intercambiarn transistores entre las comisiones)).
Clculos
1.6. Determine, para una seal de entrada de 1KHz:
Para determinar Id Aplicamos las LKV a la malla
Ganancia de Tensin dando como resultado
Impedancia de Entrada
1,1 K I1 + 1,3K I1= 15v
Impedancia de Salida
14.6K I1=15v
Simulaciones 15
Idss=
14.6K

Idss=1.025 mA

Para determinar Vds Aplicamos la ley de ohm

dando como resultado

V= Idss Rd
V= (1.025 mA)( 1,1 K)
V= 1.10 v
Cuando variamos Vcc en +20%. Los
resultados que tenemos son los siguientes

Simulacin al variar Vcc en 20%. Para determinar Id Aplicamos las LKV a la malla
dando como resultado

1,1 K I1 + 1,3K I1= 18v

17.4K I1=18v
18
Idss=17.4K

Idss=1.034 mA

Para determinar Vds Aplicamos la ley de ohm

dando como resultado

V= Idss Rd
 4

V= (1.034 mA)( 1,1 K) 2.2. Repita los incisos 2 al 6 realizados para el

V= 1.09 v transistor con polarizacin fija.

Cuando variamos Vcc en -20%. Los Simulaciones

resultados que tenemos son los siguientes

Para determinar Id Aplicamos las LKV a la malla

dando como resultado

1,1 K I1 + 1,3K I1= 12v

11.8K I1=12v
12
Idss=
11.8K

Idss=1.014 mA

Para determinar Vds Aplicamos la ley de ohm dando Simulacin al variar Vcc en 20%.
como resultado

V= Idss Rd

V= (1.014 mA)( 1,1 K)

V= 1.114 v

CIRCUITO DE POLARIZACIN FIJA

2.1. Disee un amplificador autopolarizado con

resistencia de emisor desacoplada como el que
se aprecia en la fig. 4. Las especificaciones son
las siguientes:

Tensin de alimentacin Vdd = 15 Volts.

- Icq = 0.75 [mA]

Vdsq = 6 [V]

- DIq = 0.25 [mA]

Clculos

VG = (R2.VDD)/(R1 +R2)
 5

VG = (1.3K x 15V)/(1K +1.3K) Podemos llegar a la conclusin de que

con los FETs se puede lograr un buen
VG =8.4 v
amplificador debido a la estabilidad que
Sabemos que VGS = VG ID.RS proveen y debido a esto la aplicacin de
estos componentes es cada vez mayor
VGS = 8.4 V ID(1.2K) en la electrnica. Y que con los clculos
adecuados se puede llegar a obtener la
Cuando ID = 0 mA, entonces VGS = +8.4V ganancia deseada para las diferentes
aplicaciones que pudisemos llegar a
Cuando VGS = 0 V entones ID = 7 mA
ocupar.
Estos dos datos nos permiten graficar y mediante la
superposicin de grficas se obtienen los siguientes La relacion entre la corriente de drenaje
datos: y el voltaje de la compuerta a la fuente
de un JFET es no lineal definida por la
IDQ = 2.1 mA
ecuacion de Shockley. A medida que el
VGSQ = - 0.7 V nivel de la corriente se aproxima a
IDSS, la sensibilidad de ID a cambio de
Tenemos adems que ID = IS VGS se incrementa significativamente.

El JFET puede ser utilizado como un

resistor controlador por voltaje por su
VDS = 15V (ID) (RD+ RS)
sensibilidad unica a la temperatura
VDS = 15V (2.1 mA) (1.1k+1.2 k) unica a la impedancia del drenaje a la
fuente al voltaje de la compuerta a la
VDS = 10.7 V fase.

VD = 15V (2.1 mA) (1.2k) El producto del voltaje del drenaje a la

fuente por la corriente de drenaje
VD = 6.13 V
determina las condiciones maximas de
VG = 8.4V operacion.

IV. CONCLUSIONES

La corriente maxima para cualquier

JFET se designa IDSS y ocurre cuando
VGS=0

La corriente minima para un JFET

ocurre en el momento en que se da el
estrangulamiento definido por
VGS=VP.