ANALISIS DE ERRORES PLACA EDU CIAA

Este anlisis se realiza mediante El Anlisis de Firma este se basa en las

propiedades matemticas de las mquinas secuenciales lineales que la
hacen apta para la deteccin de errores en una secuencia de datos.
En el anlisis de firmas, la Firma obtenida en el equipo bajo prueba se
compara con la esperada para determinar si la etapa funciona correctamente
o no.

Para ello el procedimiento a seguir es el siguiente:

Desarrollamos un programa que consista en envi de datos a las salidas

GPIO de nuestra placa.
Tambin se inicializo el clock interno de la placa
A continuacin realizamos la conexin del analizador lgico con las salidas
deseadas

Diagrama de conexiones con el Analizador Lgico:

Desarrollo del programa:

Para linux se utiliza el entorno de programacin phyton, a modo ilustrativo

nos propusimos desarrollar un programa para verificar si existen fallas en la
placa EDU-CIAA en esta plataforma.

Import
pyb

timerRandom = pyb.Timer(1) declaramos el clock

timerRandom.init(freq=10000) establecemos la frecuencia

pulse = pyb.Pin(0) #GPIO0 declaramos pulse como nuestro dato a enviar , utilizamos el pin
GPIO0

pulse.init(pyb.Pin.OUT_PP,pyb.Pin.PULL_NONE) establecemos el pin GPIO0 como salida, y

configuramos la Resistencia pull up pull down ,apagada.

def pulse():

pulse.high() enviamos un 1

def pulse():

pulse.low() enviamos un 0

def pulse():

pulse.high() enviamos un 1

def pulse():

pulse.high() enviamos un 1

def pulse():

pulse.high() enviamos un 1

def pulse():

pulse.low() enviamos un 0

def pulse():

pulse.high() enviamos un 1

def pulse():
 pulse.low() enviamos un 0

Este programa se encarga de mandar datos al canal A del Analizador

Lgico a travs del puerto GPIO0 y el clock de referencia al canal B, a
partir de esto se puede obtener 2 resultados:

Al comparar la entrada y la salida los resultados no son iguales:

entrada salida
1 1
0 1
1 0
1 1
1 1
0 1
1 0
0 0

Esto nos indica que existe una falla dentro de nuestra placa que provoca un
cambio en la informacin enviada.

Al comparar la entrada y la salida los resultados son iguales:

Esto nos indica que no existen fallas en sistema digital bajo ensayo

entrada salida
1 1
0 0
1 1
1 1
1 1
0 0
1 1
0 0